模擬CMOS集成電路設(shè)計(jì)第五章無(wú)源與有源電流鏡第一頁(yè)，共36頁(yè)。簡(jiǎn)單偏置的電流源上式說(shuō)明Iout受很多因素影響：電源、工藝(不同晶片VTH可能會(huì)有100mV的誤差)、溫度(n，VTH都受溫度的影響)。因此Iout很難確定。特別是為使M1消耗較少的電壓余度而采用較小的偏置電壓時(shí)，這個(gè)問(wèn)題更嚴(yán)重。例如，若Von1＝200mV，VTH有50mV的誤差就會(huì)使輸出電流產(chǎn)生44的誤差。如何產(chǎn)生精度、穩(wěn)定性均較好的電流源?2第二頁(yè)，共36頁(yè)。用基準(zhǔn)來(lái)產(chǎn)生電流源用相對(duì)較復(fù)雜的電路(有時(shí)需要外部的調(diào)整)來(lái)產(chǎn)生一個(gè)穩(wěn)定的基準(zhǔn)電流IREF。在模擬電路中，電流源的設(shè)計(jì)是基于對(duì)一個(gè)穩(wěn)定的基準(zhǔn)電流IREF的復(fù)制(IREF常由基準(zhǔn)電路(第11章)產(chǎn)生，這里不作討論)，從而得到眾多的電流源。現(xiàn)在我們關(guān)心的是，如何產(chǎn)生一個(gè)基準(zhǔn)電流的精確復(fù)制呢？3第三頁(yè)，共36頁(yè)。基準(zhǔn)電流的簡(jiǎn)單“復(fù)制”基本電流鏡基本電流鏡中，若不考慮溝道調(diào)制效應(yīng)：該式表明Iout是IREF的復(fù)制且不受電源電壓、溫度和工藝的影響。事實(shí)上，VDS1通常是不變的，而VDS2與Iout連接的節(jié)點(diǎn)電壓有關(guān)，一般而言，這個(gè)節(jié)點(diǎn)的電壓是隨輸入信號(hào)變化而變化的，0時(shí)，Iout不可能是IREF的“精確”復(fù)制。電流鏡有何用途？4第四頁(yè)，共36頁(yè)。電流鏡運(yùn)用舉例5第五頁(yè)，共36頁(yè)。基本電流鏡的誤差電流鏡中所有MOS管取相同的溝道長(zhǎng)度L，以減小源漏區(qū)邊緣擴(kuò)散(LD)所產(chǎn)生的誤差。Iout如何精確復(fù)制Iref?6第六頁(yè)，共36頁(yè)。基本共源共柵電流鏡選擇Vb使VX=VY,Iout即是IREF的精確復(fù)制!即使VP變化,因VY=VP/(gm3r03),故VXVY,IoutIREF。注意,這是靠犧牲電壓余度來(lái)獲得的精度!M0、M3選擇合適的寬長(zhǎng)比使VGS0＝VGS3，則VX=VY。7第七頁(yè)，共36頁(yè)。基本共源共柵電流鏡的擺幅問(wèn)題例5.4畫出VX從一個(gè)大的正電壓下降時(shí)IX和VB的草圖。當(dāng)M3剛退出飽和時(shí)VDS3=Von3,因M3退出飽和以前可以認(rèn)為VB基本不變(△VB≈△VA/(gm3r03)),即VB=VA

=VGS1(2),故當(dāng)M3剛退出飽和時(shí)有:這比M2和M3同時(shí)退出飽和時(shí)的：VXmin=Von3

+Von2大了一個(gè)開啟電壓VT這在低電源電壓運(yùn)用中是一個(gè)很大的電壓損失!M2退出飽和M3退出飽和8第八頁(yè)，共36頁(yè)。基本共源共柵電流鏡擺幅損失的原因分析基本共源共柵電流鏡輸出擺幅損失了一個(gè)閾值電壓VT的原因不難發(fā)現(xiàn):由于M3退出飽和時(shí)VB基本不變,故為使:VXmin=Von3+Von2必須使M2在正常工作時(shí)VB≈Von2(1),由于VA=VB,也即VA≈Von2(1),然而在基本共源共柵鏡中VA=VGS1=Von1+VT,顯然,為減小基本共源共柵電流鏡輸出擺幅的損失必須減小VA的大小。9第九頁(yè)，共36頁(yè)。低壓共源共柵電流鏡的原理上圖中VA=VGS1-VDS2，若選取VDS2≈VT,則：VB=

VA

≈

Von1(3),

于是:VXmin=Von4+Von3,比基本共源共柵電流鏡減小了一個(gè)閾值電壓VT,低壓共源共柵電流鏡由此得名。10第十頁(yè)，共36頁(yè)。低壓共源共柵電流鏡Vb的產(chǎn)生左圖中,若(W/L)1?4=1,(W/L)5=1/4,記Von=VGS-VT,若不考慮溝道調(diào)制效應(yīng)，則:VGS

1?4=VT+Von。∵VC＝VT+2Von∴VA＝VB＝Von∴V0min＝2Von該電路的缺點(diǎn)是為給M3和M4產(chǎn)生合適的偏置增加了M5支路，這給電路帶來(lái)了附加功耗。下面介紹實(shí)用自偏置低壓共源共柵電流鏡。11第十一頁(yè)，共36頁(yè)。實(shí)用自偏置低壓共源共柵電流鏡例:假定左圖所有MOS管的開啟電壓均為VT,若使M1～M4均飽和,IREF應(yīng)滿足什么要求?M3飽和時(shí),VE≥VC-VT,即:

VR=VC-VE=IREFR≤VT,故:M1飽和時(shí),VD≥VA-VT,又因?yàn)?(1)式有解要求:12第十二頁(yè)，共36頁(yè)。例：假定＝＝0，IR=100uA，nCox＝1.4410-5AV-2M1～M8的（W/L）均為400u/5u，完成如下問(wèn)題：1.求圖（1）電路的Vomin，并求VA,VB的值。2.求圖（2）電路的Vomin，并求VC,VD以及電阻R的值13第十三頁(yè)，共36頁(yè)。帶有源電流鏡的差動(dòng)對(duì)該電路的重要特性是將差動(dòng)輸入信號(hào)變成了單端輸出信號(hào)，完成了“雙—單端”變換也稱“有源”負(fù)載14第十四頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的大信號(hào)分析大信號(hào)時(shí),V0max=VDD,V0min=0V0min≥Vin-VTM2飽和要求:上式表明小信號(hào)時(shí)V0min依賴于輸入共模電平的大小,為得到最大輸出擺幅,輸入共模電平必須盡可能低,輸出擺幅與輸入共模電平之間的矛盾是該電路的一個(gè)缺陷。靜態(tài)時(shí)(Vin1=Vin2),如果電路完全對(duì)稱,則VF=Vout,證明如下:假定VF>Vout(即ID3<ID4),則由于溝道調(diào)制效應(yīng)ID1>ID2,因ID1=ID3,ID2=ID4,故ID3>ID4,這與假設(shè)矛盾;反之也成立,故必有VF=Vout15第十五頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的不對(duì)稱擺幅Rin=1/gm3Rin=r04為理解有源差動(dòng)對(duì)的不對(duì)稱擺幅,假定=0,則流過(guò)M1、M2的小信號(hào)電流△I/2=gm1（2）△Vin/2大小相等,方向相反。即AX≠AY顯然AY

>>AX16第十六頁(yè)，共36頁(yè)。如何求有源負(fù)載差動(dòng)對(duì)的小信號(hào)增益？在有源負(fù)載的基本差分對(duì)中，因電路非完全對(duì)稱，P點(diǎn)不再是虛地(為了簡(jiǎn)化計(jì)算，當(dāng)然也可認(rèn)為P點(diǎn)是虛地，我們稍后來(lái)作個(gè)比較)，為了幫助大家更好的理解電路，我們用戴維南定理來(lái)求其小信號(hào)增益。17第十七頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的小信號(hào)增益（1）虛框內(nèi)電路對(duì)稱,可用半電路虛地概念18第十八頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的小信號(hào)增益（2）由KVL定理，得:由戴維南定理，顯然:19第十九頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的小信號(hào)增益（3）將虛框內(nèi)電路看成一個(gè)大節(jié)點(diǎn),由KCL可得:20第二十頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的小信號(hào)增益（4）代入代入21第二十一頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的小信號(hào)增益（5）22第二十二頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的小信號(hào)增益（6）這就是輸出結(jié)點(diǎn)的小信號(hào)增益！23第二十三頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的小信號(hào)增益（7）24第二十四頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的小信號(hào)增益（8）25第二十五頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的小信號(hào)增益（9）26第二十六頁(yè)，共36頁(yè)。利用半電路近似計(jì)算

Gm27第二十七頁(yè)，共36頁(yè)。近似計(jì)算

RoutRXY從VX抽取的電流1:1鏡象到M4從VX抽取的電流28第二十八頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的不對(duì)稱擺幅29第二十九頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的共模特性共模增益的定義:30第三十頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的共模增益從源級(jí)看進(jìn)去的阻抗負(fù)載電阻31第三十一頁(yè)，共36頁(yè)。有源負(fù)載差動(dòng)對(duì)的CMRR32第三十二頁(yè)，共36頁(yè)。例5.7左圖中，如果VinCM使每一個(gè)輸入晶體管的漏電流都產(chǎn)生I的變化，那么ID3、ID4也會(huì)有相同的變化，因此M4仿佛提供了M2所需的額外電流，從而輸出電壓不需要變化，即ACM＝0。解釋這一證明中的不嚴(yán)密性。33第三十三頁(yè)，共36頁(yè)。例5.7（續(xù)）該值正好等于結(jié)點(diǎn)F的電壓變化，這是顯而易見(jiàn)的，因共模電壓變化時(shí)，恒有VX=VY。34第三十四頁(yè)，共36頁(yè)。本章基本要求