第一章測試數字信號比模擬信號更易于存儲、加密、壓縮和再現。

A:對

B:錯

答案:A下列一組數中的最大數為（

）

A:（11）10

B:（10110）2

C:（10010001）8421BCD

D:（110）8

答案:C在R進制數中，字符的取值范圍為（

）

A:1~R-1

B:0~R

C:1~R

D:0~R-1

答案:D在(

)輸入情況下，“與非”運算的結果是邏輯0。

A:僅一輸入是0

B:任一輸入是0

C:全部輸入是0

D:全部輸入是1

答案:D邏輯函數

=（

）。

A:B

B:A

C:AB

D:A+B

答案:A第二章測試圖1-68所示電路中均為CMOS門，多余輸入端接錯的是（

）

A:D

B:A

C:C

D:B

答案:ABD對CMOS門電路，以下說法正確的是(

)。

A:輸入端接510kΩ的大電阻到地相當于接高電平

B:噪聲容限與電源電壓有關

C:輸入端懸空會造成邏輯出錯

D:輸入端接510Ω的小電阻到地相當于接低電平

答案:BCD下列各種門中，輸入、輸出端可互換使用的是(

)

A:OC門

B:TTL門

C:CMOS傳輸門

D:三態門

答案:C設圖1-69所示電路均為CMOS門電路，實現功能的電路是（

）。

A:B

B:A

C:D

D:C

答案:AC對同一邏輯門電路，分別使用正邏輯和負邏輯表示輸入和輸出之間的關系，其表達式（

）

A:互為反函數

B:互為對偶式

C:相等

D:答案都不正確

答案:B第三章測試半加器與全加器的主要區別：是否考慮來自低位的進位。

A:對

B:錯

答案:A超前進位加法器比串行進位加法器速度慢。

A:對

B:錯

答案:B優先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。

A:對

B:錯

答案:B編碼與譯碼是互逆的過程。

A:對

B:錯

答案:A組合邏輯電路中產生競爭冒險的主要原因是輸入信號受到尖峰干擾。

A:錯

B:對

答案:A第四章測試觸發器有兩個狀態，一個是穩態，一個是暫穩態。

A:錯

B:對

答案:A存儲8位二進制信息要4個觸發器。

A:錯

B:對

答案:AT觸發器中，T=1時，觸發器實現（

）功能

A:置1

B:翻轉

C:置0

D:保持

答案:B若JK觸發器的現態為0，欲在CP作用后仍保持為0狀態，則驅動方程應為（

）

A:J=0,K=×

B:

J=1,K=0

C:J=K=1

D:J=×,K=×

答案:A已知R、S是由或非門構成的基本RS觸發器的輸入端，則約束條件為（

）

A:R+S=1

B:R+S=0

C:RS=0

D:RS=1

答案:C第五章測試同步時序電路具有統一的時鐘CP控制。

A:對

B:錯

答案:B時序電路的輸出狀態僅與此刻輸入變量有關。

A:對

B:錯

答案:B在設計同步時序邏輯電路時，檢查到不能自行啟動時，則（

）

A:只能用反饋復位方法清零

B:只能用修改驅動方程的方式

C:必須用反饋復位方法清零并修改驅動方程

D:可以采用反饋復位方法，也可以采用修改驅動方程的方式

答案:D設計模值為36的計數器至少需要（

）個觸發器。

A:4

B:3

C:5

D:6

答案:D一個4位移位寄存器原來的狀態為0000，如果串行輸入始終為1，則經過4個移位脈沖后寄存器的內容為（

）。

A:1110

B:0111

C:1111

D:0001

答案:C第六章測試多諧振蕩器可產生（

）。

A:矩形脈沖

B:正弦波

C:三角波

D:鋸齒波

答案:A能把緩慢變化的輸入信號轉換成矩形波的電路是（

）。

A:單穩態觸發器

B:施密特觸發器

C:邊沿觸發器

D:多諧振蕩器

答案:B555定時器可以組成（

）。

A:施密特觸發器

B:多諧振蕩器

C:單穩態觸發器

D:

JK觸發器

答案:ABCTTL單定時器型號的最后幾位數字為（

）。

A:556

B:555

C:7556

D:7555

答案:B施密特觸發器的正向閾值電壓一定大于負向閾值電壓。

A:錯

B:對

答案:B第七章測試模/數轉換器的功能是將模擬量轉換成數字量。

A:對

B:錯

答案:A模/數轉換器的位數越多，分辨率越高。

A:對

B:錯

答案:B倒T型電阻網絡D/A轉換器的電阻網絡中阻值分散，因此不便于集成化。

A:錯

B:對

答案:AD/A的功能是將幅值、寬度均不規則的脈沖信號轉換成模擬信號。

A:對

B:錯

答