TMS570LS10206,TMS570LS10116,ZHCS402F–AUGUST2010–REVISEDJULY查詢(xún)樣品:TMS570LS20216,TMS570LS20206,TMS570LS10216,TMS570LS10206,TMS570LS10116,TMS570LS16/32RISCARM?Cortex?-R4F32RISC運(yùn)算指令(DMIPS/MHz)網(wǎng)路(LIN)在內(nèi)的多種通口16位數(shù)據(jù)、22位地址、4選直接內(nèi)存(DMA)控制32DMA16通道/16個(gè)GIO-其中8個(gè)有外部中

收發(fā)器(SCI)接口)?32I/ORAM端口Coresight組件的片載仿真邏輯CodeComposerStudioTIE2EPleasePleasebeawarethatanimportantnoticeconcerningavailability,standardwarranty,anduseincriticalapplicationsofTexasInstrumentssemiconductorproductsanddi erstheretoappearsattheendofthisdatasheet.?2010–2011,TexasInstrumentsPRODUCTIONDATAinformationiscurrentasofpublicationdate.?2010–2011,TexasInstrumentsprocessingdoesnotnecessarilyincludetestingofall EnglishDataSheet:TMS570LSIEC61508SIL3CPU，CPU(BISTSRAMECC，外設(shè)內(nèi)存上的奇偶校驗(yàn)，和外設(shè)IO上的回路功能。TMS570LSARM?Cortex?-R4FCPUCPU1.6DMIPS/MHz，并且具160MHz250DMIPSTMS570LS系列還提供具有單位錯(cuò)誤校正和雙位錯(cuò)誤檢測(cè)的不同閃存（1MB或2MB）和數(shù)據(jù)SRAM（128KB或160KB）選項(xiàng)。TMS570LS特有用于基于實(shí)時(shí)控制應(yīng)用的外設(shè)，其中包達(dá)32nHET的定時(shí)器通道和兩個(gè)支持高達(dá)24制器支持64個(gè)郵箱，和2個(gè)LIN/UART控制器。TMS57016/32RISC(ARMCortex?-直接內(nèi)存(DMA)控制) RAM端口16個(gè)通用I/O(GIO)引腳對(duì)于ZWT；針對(duì)PGE封裝，有8個(gè)GIO引器件內(nèi)存包括通用SRAM，此SRAM支持字節(jié)模式、半字模式及字模式的單周期讀/寫(xiě) 中時(shí)，閃存可在高達(dá)160MHz的系統(tǒng)時(shí)鐘頻率下運(yùn)行。此器件有9個(gè)通口：3個(gè)MibSPI，2個(gè)LIN/SCI，3個(gè)DCAN和1個(gè)FlexRay?控制器（可選。2.0并可被用作一個(gè)使用標(biāo)準(zhǔn)不歸零碼(NRZUARTDCANCAN2.0B協(xié)議標(biāo)準(zhǔn)1(Mbps)的穩(wěn)健通信的分布式實(shí)DCAN（例如：汽車(chē)和工業(yè)領(lǐng)域），此類(lèi)應(yīng)用需要可10(Mbps)FlexRay(FTUFlexRayCPU內(nèi)存的傳輸和。數(shù)據(jù)傳輸受到一個(gè)、內(nèi)置內(nèi)存保護(hù)單元(MPU)的保護(hù)。NHET是一款先進(jìn)的智能定時(shí)器，此定時(shí)器可為實(shí)時(shí)應(yīng)用提 接的I/O端口。NHET可被用于脈寬調(diào)制輸出、捕捉或者比較輸入，或者通用I/O。它特別適合于那些需要多種傳感器信息和驅(qū)動(dòng)傳動(dòng)器并具有復(fù)雜和準(zhǔn)確的時(shí)間脈沖的應(yīng)用。一個(gè)高端定時(shí)器傳輸單元(HET-TU)提供了將NHET數(shù)據(jù)存入主內(nèi)存或者從主內(nèi)存讀出NHET數(shù)據(jù)的特性。為了防止錯(cuò)誤傳輸，在HET-TU內(nèi)部有一個(gè)內(nèi)存保護(hù)單元(MPU)。212MibADCMibADC2464字奇偶校驗(yàn)保護(hù)的緩沖(FMzPLL時(shí)鐘模塊包含一個(gè)鎖相環(huán)、一個(gè)時(shí)鐘監(jiān)視器電路、一個(gè)時(shí)鐘啟用電路，和一個(gè)前置分頻器。FMzPLL的功能是將外部頻率基準(zhǔn)倍頻至一個(gè)供的較高頻率。FMzPLL為全局時(shí)鐘模塊(GCM)6GCM(HCLK)，實(shí)時(shí)鐘(VCLK)。此器件還有一個(gè)外部時(shí)鐘前置分頻器(ECP)模塊，當(dāng)被啟用時(shí)，此模塊在ECLK引腳上輸出續(xù)外部時(shí)鐘。ECLK頻率是一個(gè)外設(shè)接口時(shí)鐘(VCLK)頻率的用戶(hù)可編程比例。直接內(nèi)存控制器(DMA)有32個(gè)DMA請(qǐng)求，16個(gè)通道/控制數(shù)據(jù)包和對(duì)其內(nèi)存的奇偶校驗(yàn)保護(hù)。無(wú)需CPU配合，DMA即可提供內(nèi)存到內(nèi)存?zhèn)鬏敼δ堋榱朔乐箖?nèi)存發(fā)生錯(cuò)誤傳輸，DMA內(nèi)置了一個(gè)內(nèi)存保護(hù)單元(MPU)。)部宏單元(ETM)提供程序執(zhí)行的指令和數(shù)據(jù)。為了實(shí)現(xiàn)儀器測(cè)量的目的，執(zhí)行了一個(gè)RAM端口模塊(RTP)來(lái)支持CPU或者任何其它主機(jī)執(zhí)行的RAM的高速輸出。一個(gè)直接內(nèi)存模塊(DMM)提供向器件內(nèi)存寫(xiě)入外部數(shù)據(jù)的功能。RTPDMM對(duì)于應(yīng)用代碼的程序執(zhí)行時(shí)間沒(méi)有影響或者只有很小的影響。一個(gè)參數(shù)覆蓋模塊(POM)可將閃存重新路由至EMIF，從而避免了閃存內(nèi)參數(shù)更新所需的重?2010–2011,TexasInstrumentsIncorporated TMS570LS系列16/32位RISC閃存微控制

with 32

with

withMPUwithwithMPU HET

8kByteMsgRAM128

EMIFBADD[1:0] EMIFCS[3:0]

161Portwith

withwith22

8withMPUwith

withParitywithParity

Kelvin

for

with

withwithParitywithParity32

642RAM

with

with

with

SCR:roundSCR1:1=DMA,2=DMM,SCR2:roundwithDMMDATA[15:2]pinsTMS570LS系列16/32位RISC閃存微控制器 -ID寄存 PLL寄存 說(shuō)明 功能方框圖 運(yùn)行條 器件概 術(shù)語(yǔ)和首字母縮略 器件特 內(nèi) 引腳分 端子功 器件支 復(fù)位/中止 外 錯(cuò)誤信令模塊 直接內(nèi)存 高端定時(shí)器傳輸單元(HET- 矢量中斷管理器 MIBADC觸發(fā) 調(diào)試掃描 電壓監(jiān)視 系統(tǒng)模塊調(diào)試 CPU自檢控制器 器件識(shí)別碼寄存

在自然通風(fēng)溫度范圍的絕對(duì)最大額定值（除非另有明 器件建議的運(yùn)行條 在自然通風(fēng)溫度范圍的電氣特 時(shí) ECLK規(guī) RST和PORRST時(shí) 測(cè)試引腳時(shí) DAP-JTAG掃描接口時(shí) 輸出時(shí) 輸入時(shí) 閃存時(shí) SPI主控模式時(shí)序參 SPI受控模式時(shí)序參 CAN控制器模式時(shí) SCI/LIN模式時(shí) FlexRay控制器模式時(shí) EMIF時(shí) ETM時(shí) RTP時(shí) DMM時(shí) M 散熱數(shù) 封裝信 ?2010–2011,TexasInstrumentsIncorporated 內(nèi) 術(shù)語(yǔ)和首字母縮略描注模數(shù)轉(zhuǎn)換高級(jí)高性能總R4內(nèi)核的部CCM-CortexTM-R4FCPU比較模循環(huán)冗余校驗(yàn)控制調(diào)試端控制器局域直接器存數(shù)據(jù)修改模錯(cuò)誤校正外部器接錯(cuò)誤信令模嵌入式模調(diào)頻零引腳鎖相通用輸入/輸高端定時(shí)處于電路仿真TAP（測(cè)試端口）選擇模ICEPick能夠連接或者一個(gè)模塊級(jí)TAP到一個(gè)更高級(jí)TAP的數(shù)據(jù)通信。ICEPick設(shè)計(jì)時(shí)充分考慮了仿真和測(cè)試需聯(lián)合測(cè)試邏輯內(nèi)置自本地互連網(wǎng)矢量中斷管理M多緩沖串行外設(shè)接內(nèi)存保護(hù)單振蕩可編程內(nèi)置自外設(shè)中心資參數(shù)疊加模POM提供了一種機(jī)制來(lái)把到非易失性?xún)?nèi)存的重新定向到一個(gè)器件外部的非易失性器。并行簽名分實(shí)時(shí)中RAM端切換資串行通單一錯(cuò)誤校正和雙錯(cuò)誤校自檢控制系統(tǒng)模傳輸單虛擬總包括CBA（通用總線架構(gòu)）的協(xié)議中的一虛擬管道型總包括CBA（通用總線架構(gòu)）的協(xié)議中的一電壓特封類(lèi)337球狀封裝144144144144144速閃存大RAM大2個(gè)通2個(gè)通--2個(gè)通2個(gè)通--2個(gè)通2個(gè)通--323232323232333333333333222222222222NHET道器通16-16-16-16-16-16-88832-32-32-32-32-32-16-16-16-16-16-16-16-16-16-16-16-16-和TMS570LS20206。圖2-2適用于TMS570LS10216和TMS570LS10206。圖2-3適用于TMS570LS10106和TMS570LS10116。SYSTEMSYSTEMEMIFPOMFlash-(2MBMirroredFlash(MirroredRAM-ECCRAMFlash-ECCFlash

2-1TMS570LS20216TMS570LS20206SYSTEMSYSTEMEMIF POMFlash-(1MBMirroredFlash(MirroredRAM-ECCRAMFlash-ECCFlash

2-2TMS570LS10216TMS570LS10206SYSTEMSYSTEMEMIFPOMFlash-(1MBMirroredFlash(MirroredRAM-ECCRAMFlash-ECCFlash

2-3TMS570LS10116TMS570LS10106低32MB，以及比每個(gè)EMIF（針對(duì)8位內(nèi)存的選擇）的低16MB。默認(rèn)的EMIF數(shù)據(jù)寬度是16位。EMIF引腳沒(méi)有GIO功能。器件只包含前兩個(gè)512K字節(jié)組合（組0和組1），總共有14個(gè)扇區(qū)。在閃存器組和扇區(qū)中顯示了組160MHz的系統(tǒng)一起運(yùn)行（在非管線模式中系統(tǒng)時(shí)鐘最高32MHz）。閃存在管線模式時(shí)能夠一次128位，并能給CPU提供兩個(gè)64位管線式字。擦除操作的最小尺寸是一個(gè)扇區(qū)。一個(gè)單一的程序操作可以一次編程一個(gè)32位字或一個(gè)16位的半字。扇區(qū)編段低位地地器陣列（或組032K字0（512K字節(jié)132K字232K字38K字48K字516K字664K字764K字8128K字9128K字0128K字1（512K字節(jié)1128K字2128K字3128K字0128K字2（512K字節(jié)1128K字2128K字3128K字0128K字3（512K字節(jié)1128K字2128K字3128K字注外部閃存泵電壓(V)被所有閃存操作所需要（編程、擦除、和）。系統(tǒng)復(fù)位后，管線模式被禁用（TL[2:0為一個(gè)“000”）CortexR4推測(cè)取指令ECC?幀名地址范幀起始地幀終止地Cortex-R4F調(diào)試寄存ETM-R4CoreSightTPIU寄存DMAVIMRTP閃存包裝程序寄存FlexRaySTCCLK寄存PBIST寄存STCEMIF寄存DMACCMR4寄存RAMECC偶數(shù)寄存RAMECC奇數(shù)寄存RTPRTI寄存VIM奇偶校驗(yàn)寄存VIM寄存系統(tǒng)寄存 器的內(nèi)存映射。外設(shè)模地址范外設(shè)選址結(jié)束地HETFlexRay外設(shè)模塊地址范外設(shè)選址結(jié)束地MIBSPIP5MIBSPI3MIBSPI1DCAN3DCAN1MIBADC2MIBADC2MIBADC1NHETHETTUFlexRayTU據(jù)它們的錯(cuò)誤檢測(cè)方案（奇/偶校驗(yàn)或ECC），把具有錯(cuò)誤檢測(cè)能力的器陣列設(shè)定為一個(gè)已知狀態(tài)。MINITGCR寄存器啟用內(nèi)存初始化序列，并在MSINENA寄存器選擇要初始化的內(nèi)存。信息，請(qǐng)參閱連接模地址范RAM選址結(jié)束地0MIBSPIP5MIBSPI3MIBSPI17DCAN3DCAN26DCAN15FlexRayRAM是不可見(jiàn)MIBADC2MIBADC18NHET3HETTU4DMA1VIM2FlexRayTU(1)只保留；FlexRayRAM有它自己的初始化機(jī)制注初始化帶有ECC位的整個(gè)SRAM。PBISTRAMPBIST（可編程內(nèi)置自檢）架構(gòu)為涵蓋器件嵌入式RAM內(nèi)存的不同級(jí)別的測(cè)試提供了一個(gè)運(yùn)行時(shí)間可編程的器BIST引擎。PBIST架構(gòu)是由一個(gè)帶有專(zhuān)門(mén)針對(duì)測(cè)試RAM器的指令集的較小CPU組成的。CPU儲(chǔ)在片上ROM。下表顯示了在此器件上執(zhí)行的PBISTRAM組。有關(guān)器自檢的信息，可以在《器件TRM》的PBIST章節(jié)找到。2-8PBISTRAM組模內(nèi)存類(lèi)測(cè)試模式（算法三倍慢[ROM鐘周期三倍快[ROM鐘周期CLK(2)周期向下1ACLK(2)周期CLK(2)期CLK(2)期DTXN2ACLK(2)周期PMOS開(kāi)CLK(2)周期1234567M89M不可HETSPRAM；2P雙端RGS（RAM組選擇）和RDS（返回?cái)?shù)據(jù)選擇）用一個(gè)唯一的RAM選擇ID。有關(guān)RGS和RDS的信息，可在《技術(shù)參考手冊(cè)》(TRM)中找到ESRAM,DMA和RTP的測(cè)試時(shí)鐘是HCLK；其他模塊的測(cè)試時(shí)鐘為VCLK注規(guī)格》的Icc部分找到。MBSPMBSP3SOMnMBSP3ENANMBSPMBSP1SOMMBSP1SnMBSPnMBSP1CS[0]nMBSP1CS[1]nMBSP

VCCOVSSO12123456789DMMDATA[9]/MBSP5SMO[1]DMMDATA[8]/MBSP5S(TOPDMMDATA[7]/nMBSP5ENADMMDATA[4]/MBSP5CLKVCC(TOPVSSOAD1N[0]AD1AD1N[3]AD1N[4]AD1N[5]AD1N[6]AD1N[7]ADSN[8]ADS PGEQFP封裝引腳分配（144引腳2-4PGE引腳分配（144引腳）[頂視圖 ZWTBGA封裝引腳分配（337焊球 AABCDEFGHJKL圖-5ZWT封裝引腳分配左上象限（337焊球）[頂視圖 KLMNPRTUVW 圖-6ZWT封裝引腳分配右上象限（337焊球）[頂視圖V9 7654321 2-7ZWT封裝引腳分配左下象限（337焊球）[頂視圖 987654321 2-8ZWT封裝引腳分配右下象限（337焊球）[頂視圖注表縮寫(xiě)：PWR電源，GND接地，REF基準(zhǔn)電壓，NC無(wú)連接，IPD內(nèi)部下拉電阻器，IPU=內(nèi)部上拉電阻器，I/O=輸入/輸出，I=輸入，O=輸出2-9.端類(lèi)拉/說(shuō)名高端定時(shí)器3.3V2mA-定時(shí)器輸入捕捉或輸出比較。適用NHET引腳可被編程作為通用輸入/出(GIONHET引腳是高分辨率。高分辨率(HR共享功能允許偶數(shù)HR引腳共用下一個(gè)更高的技術(shù)HR引腳結(jié)構(gòu)。下一個(gè)更高的奇數(shù)HR引腳結(jié)構(gòu)一直都在引身是不是在運(yùn)行。HR共享不受奇能被用作一個(gè)通用的I/O。當(dāng)被SPINHET[0]提供SPI每個(gè)NHET引腳都配備了輸入抑制濾波GIOA[0]/INT[0]也被連接到了NHET模塊的NHET引腳禁用輸入。為GIO引腳。8899端類(lèi)拉/說(shuō)名3.3V2mA-通用輸入/輸出引腳。GIOA[0]/INT[0]是一個(gè)可中斷引腳。GIOA[0]/INT[0]也被連接到NHET模塊的NHET引腳禁用輸入通用輸入/輸出引腳3.3VFlexRay數(shù)據(jù)接收（通道1）引3.3VFlexRay數(shù)據(jù)傳輸（通道1）引FlexRay傳輸使能（通道1）引3.3V可編FlexRay數(shù)據(jù)接收（通道2）引3.3VFlexRay數(shù)據(jù)傳輸（通道2）引FlexRay傳輸使能（通道2）引CAN控制器3.3V2mA-3.3V2mA-3.3V2mA-端類(lèi)拉/說(shuō)名串行通口(SCI)/本地互連網(wǎng)絡(luò)3.3V2mA-串行通口(SCI)/本地互連網(wǎng)絡(luò)3.3V2mA-多通道緩沖串行外設(shè)接口3.3VMIBSPI1時(shí)鐘引腳或GIO引2mA-MIBSPI1從器件選擇引腳或GIO引2mA-MIBSPI1使能引腳或GIO引或GIO引腳或GIO引腳多通道緩沖串行外設(shè)接口333.3VMIBSPI3時(shí)鐘引腳或GIO引772mA-MIBSPI3從器件選擇引腳或GIO引662mA-MIBSPI3使能引腳或GIO引44或GIO引腳55或GIO引腳端類(lèi)拉/說(shuō)名多緩沖串行外設(shè)接口-并行(MIBS3.3V可編MIBSPI5時(shí)鐘引腳或GIO腳；DMMDATA4引腳多路復(fù)2mA-MIBSPI5從器件片選擇引腳或引腳；DMMDATA引腳多路復(fù)MIBSPI5使能引腳或GIO腳；DMMDATA[7]引腳多路復(fù)MIBSPI5數(shù)據(jù)流-從器件輸入/主器件輸出引腳或GIO；DMMDATA引腳多路MIBSPI5數(shù)據(jù)流-從器件輸出/主器件輸入引腳或GIO；DMMDATA引腳多路多緩沖模擬-數(shù)字轉(zhuǎn)換器3.3V2mA-MibADC1輸入引腳或GIO引3.3VMibADC1模擬輸入引端類(lèi)拉/說(shuō)名多緩沖模擬-數(shù)字轉(zhuǎn)換器3.3V2mA-MibADC2輸入引腳或GIO引3.3VMibADC2模擬輸入引多緩沖模擬-數(shù)字轉(zhuǎn)換器共享信號(hào)-3.3VMibADC1，MbADC2共享模擬輸入引MibADC1，MbADC2模塊高電壓基準(zhǔn)輸MibADC1，MbADC2模塊低電壓模擬輸MibADC1，MbADC2模擬電源電MibADC1，MbADC2模擬接地基振蕩1.5V振蕩器輸入連接引腳或外部時(shí)鐘輸入引1.5V振蕩器輸出連接引端類(lèi)拉/說(shuō)名3.3V須在該引腳上將一個(gè)加電復(fù)位置為有效3.3V為了確保外部復(fù)位不會(huì)隨意產(chǎn)生，TI建將一個(gè)外部上拉電阻連接到該引腳測(cè)試/調(diào)試3.3V3.3V3.3VJTAG測(cè)試數(shù)據(jù)輸出引腳試端口(TAP)控制器的狀態(tài)。3.3V1149-1JTAG邊界掃描邏正確運(yùn)行，此引腳必須連接地，錯(cuò)3.3V錯(cuò)誤信令引閃閃存測(cè)試焊盤(pán)1引腳。為了正確運(yùn)行，不相連。[無(wú)連接(NC)]。在可能受到ESD影響的成品中，測(cè)試焊盤(pán)不能暴露在外閃存測(cè)試焊盤(pán)2引腳。為了正確運(yùn)行，不相連。[無(wú)連接(NC)]。在可能受到ESD影響的成品中，測(cè)試焊盤(pán)不能暴露在外V端類(lèi)拉/說(shuō)名RAM端口模塊3.3V引2mA-端類(lèi)拉/說(shuō)名3.3V2mA-引腳多路復(fù)2mA-2mA-端類(lèi)拉/說(shuō)名3.3VEMIF字節(jié)地址引3.3VEMIF數(shù)據(jù)3.3VEMIF地址3.3VEMIF選擇引端類(lèi)拉/說(shuō)名3.3VEMIF寫(xiě)入使能引3.3VEMIF輸出使能引3.3VEMIF字節(jié)使能引端類(lèi)拉/說(shuō)名3.3VETM數(shù)據(jù)輸出引3.3VETM控制引ETM時(shí)鐘輸出引3.3VETM時(shí)鐘輸入引端類(lèi)拉/說(shuō)名11請(qǐng)注VccIO焊盤(pán)都通過(guò)封裝基板連接到BGA球把數(shù)字內(nèi)核電源引請(qǐng)注Vcc焊盤(pán)連BGA封裝盤(pán)端類(lèi)拉/說(shuō)名電源接22數(shù)字電源接地基準(zhǔn)引至BGA封裝。三個(gè)前綴之一：TMX，TMPTMS（如TMS570LS20216ASPGEQQ1）(TI建議為其支持的工具使用三個(gè)可能前綴指示符中的兩個(gè)：TMDXTMDS程原型(TMX/TMDX)直到完全合格的生產(chǎn)器件/工具(TMS/TMDS)。 定義，德州儀器(TI)建議不要將這些器件用于任何生產(chǎn)系統(tǒng)。只有合格的產(chǎn)品器件將被使用。FullPart2ASQROrderablePartS52ASQRP=TMPPrototypeX=TMXCore5=570CortexLS=LockstepFlashMemory20=10=RAMMemory2=1=16=06=NoDieBlank=InitialA=1stDieB=2ndDieTechnology/CoreS=F035(130nm),1.5VnominalcorePGE=144pQFPPackage[Green]ZWT=337pBGAPackageTemperatureQ=QualityQ1=ShipR=Tapeand 對(duì)于實(shí)際器件零件編號(hào)(P/N)和訂購(gòu)信息，請(qǐng)參閱TI )2-9器件編號(hào)慣例.錯(cuò)誤系統(tǒng)模錯(cuò)誤響ESM接線圖組通1CPU處精確寫(xiě)入錯(cuò)誤（強(qiáng)序用戶(hù)不可精確錯(cuò)誤（器件或正常用戶(hù)不可確錯(cuò)誤（器件或正常用戶(hù)不可無(wú)效指用戶(hù)不可MPU用戶(hù)不可2) 緊耦合器（偶）ECC單一錯(cuò)誤（可更正用戶(hù)/權(quán)用戶(hù)中止(CPU)，ESM=>誤（即冗余地址）用戶(hù)ESM=>B0TCM（偶）地址總線奇偶校驗(yàn)用戶(hù)ESM=>B1TCM（奇數(shù)）單一錯(cuò)誤（可更用戶(hù)B1TCM（奇數(shù)）雙錯(cuò)誤（不可更用戶(hù)B1TCM（奇數(shù)）無(wú)法更正的錯(cuò)誤（即冗余地址）用戶(hù)ESM=>B1TCM（奇數(shù)）地址總線奇偶校用戶(hù)ESM=>ECC單一錯(cuò)誤（可更正用戶(hù)ECC雙錯(cuò)誤（不可更正用戶(hù)/中止(CPU)，ESM=>用戶(hù)ESM=>4DMA處的外 確錯(cuò)誤（使用響應(yīng) 處理用戶(hù)寫(xiě)入的外 確錯(cuò)誤（使用響應(yīng) 處理用戶(hù)內(nèi)存允許用戶(hù)內(nèi)存校驗(yàn)錯(cuò)用戶(hù)5DMM處的外 確錯(cuò)誤（使用響應(yīng) 處理用戶(hù)寫(xiě)入的外 確錯(cuò)誤（使用響應(yīng) 處理用戶(hù)6AHB-AP處的外 確錯(cuò)誤（使用響應(yīng) 處理用戶(hù)CPU之外無(wú)法檢測(cè)到未定義的指令陷阱。陷阱只有當(dāng)代碼到達(dá)CPU的執(zhí)行階段才會(huì)被檢測(cè)到..)錯(cuò)誤系統(tǒng)模錯(cuò)誤響ESM接線圖組通寫(xiě)入的外 確錯(cuò)誤（使用響應(yīng) 處理用戶(hù)/權(quán)7)HET具有從器件錯(cuò)誤響應(yīng)NCNB（強(qiáng)序）處用戶(hù)不可 用戶(hù)中斷不可內(nèi)存允許用戶(hù)內(nèi)存校驗(yàn)錯(cuò)用戶(hù)8)內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)9)MbSPI1內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)MbSPI3內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)MbSPIP5內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)10)MbADC1內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)MbADC內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)DCAN1內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)DCAN2內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)DCAN3內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)用戶(hù)13）時(shí)鐘監(jiān)視時(shí)鐘監(jiān)視器中用戶(hù)14)自檢故用戶(hù)比較故用戶(hù)ESM=>內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)16)FlexRay具有從器件錯(cuò)誤響應(yīng)NCNB（強(qiáng)序）處用戶(hù)中斷不可 用戶(hù)不可內(nèi)存允許用戶(hù)內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)內(nèi)存奇偶校驗(yàn)錯(cuò)用戶(hù)18）電壓VMON超出電壓范不可復(fù)不可19CPU)用戶(hù)20SYSESR寄存器中反映的錯(cuò)加電復(fù)位；VCC超出電壓范不可復(fù)不可振蕩器故PLL跳周不可復(fù)不可超過(guò)安全設(shè)置時(shí)不可復(fù)不可?2010–2011,TexasInstrumentsIncorporated 復(fù)位/中止 錯(cuò)誤系統(tǒng)模錯(cuò)誤響ESM接線圖組通不可復(fù)不可軟件復(fù)不可復(fù)不可外部復(fù)不可復(fù)不可了ESM錯(cuò)誤源及其相應(yīng)的組和通道編號(hào)。4-1ESM錯(cuò)誤中斷，級(jí)對(duì)錯(cuò)誤引腳的影可的，低/可配置不可的，固定沒(méi)有，沒(méi)固定4-2ESM錯(cuò)誤組通被保0MibADC2奇偶校1DMA-2DMA奇偶校3被保4DMA/DMM的/AHB-AP-不精確的錯(cuò)5閃存（ATCM）-可糾正的錯(cuò)6NHET奇偶校7HETTU奇偶校8HETTU-9PLL調(diào)FlexRay奇偶DMA/DMM/AHB-AP-不精確的寫(xiě)入錯(cuò)FlexRayTU奇偶校VIMRAM奇偶FlexRayTU-MibSPI1奇偶校MibSPI3奇偶校MibADC1奇偶校被保DCAN1奇偶校DCAN3奇偶校DCAN2奇偶校MibSPIP5奇偶被保RAM偶數(shù)(B0TCM可糾正的錯(cuò)CPU自RAM奇數(shù)(B1TCM可糾正的錯(cuò)被保被保CCMR4自4-2ESM4-2ESM)錯(cuò)誤組通被保0被保1CCM-R4比2被保3閃存(ATCM)-不可糾正的錯(cuò)4被保5RAM偶數(shù)(B0TCM不可糾正的錯(cuò)6被保7RAM奇數(shù)(B1TCM不可糾正的錯(cuò)8被保9被保被保被保被保(ATCMECC活鎖檢被保組被保組被保組被保被保被保被保被保被保被保被保被保被保被保被保被保0被保1被保2RAM偶數(shù)(B0TCMECC不可糾正的錯(cuò)3被保4RAM奇數(shù)(B1TCMECC不可糾正的錯(cuò)5被保67被保8被保9被保被保被保被保被保錯(cuò)誤組通被保被保組被保組被保組被保被保組被保組被保組被保被保被保被保被保被保被保被保被保直接內(nèi)存直接內(nèi)存(DMA)控制器傳輸和接收數(shù)據(jù)到任何器件內(nèi)存映射中的指定位置。DMA支持片上器和外保不同時(shí)啟用多個(gè)源。詳細(xì)信息，請(qǐng)參閱TRM中的DMA技術(shù)規(guī)格。4-3DMA模DMA請(qǐng)求DMA請(qǐng)被保被保被保被保MIBSPI1[2]/MIBSPI3[2]/DCAN2MIBSPI1[3]/MIBSPI3[3]/DCAN2MIBSPIP5[2]/DCAN1MIBADC1MIBSPI1[4]/MIBSPI3[4]/DCAN1MIBSPI1[5]/MIBSPI3[5]/DCAN2MIBADC1MIBADC1RTIRTIMIBADC2MIBADC2G1/MIBSPI1[8]/MIBSPI3[8]/DCAN1MIBADC2G2/MIBSPI1[9]/MIBSPI3[9]/DCAN3RTIRTILIN2接收/NHETDMAREQ[4]/DCAN3LIN2傳輸/NHETDMAREQ[5]/DCAN3NHETNHETCRCCRCLIN1接收LIN1傳輸SPI1，SPI3，SPI5SPI兼容模式下接SPI1，SPI3，SPI5SPI兼容模式下傳CPUSRAMHETHET指令向傳送裝置生成傳輸請(qǐng)4-4NHET模請(qǐng)求HET轉(zhuǎn)移單位請(qǐng)HETTUHETTUHETTUHETTUHETTUHETTUHETTUHETTU中斷源有效地共享了源之間的VIM通道。VIM請(qǐng)求通道是可的，以便可選擇性地禁用單個(gè)通道。在VIM內(nèi)的所有中斷請(qǐng)求可以被編程為任一類(lèi)型：VIM對(duì)中斷優(yōu)先級(jí)排序，請(qǐng)求通道的優(yōu)先順序隨著VIM（0[最高]64最低]優(yōu)先級(jí)）中的上升通道順序在技術(shù)參考手冊(cè)(TRM)中找到。模中斷VIM缺省中斷請(qǐng)0保1234567RTI時(shí)89NHET1HETNHETTU1MIBSPI10LIN1（包括LIN10級(jí)中MIBADC1組中MIBADC1sw1中DCAN10級(jí)中被保被保FlexRay0級(jí)中ESM低級(jí)中系PMU中NHET2HETNHETTU2MIBSPI11LIN1（包含LIN11級(jí)中MIBADC1sw2中DCAN11級(jí)中被保被保MIBADC1振幅中FlexRay1級(jí)中FTCA中LFSA中DCAN20級(jí)中模中斷VIM缺省中斷請(qǐng)DMM0MIBSPI30MIBSPI31HBCA中BTCA中被保被保DCAN21級(jí)中DMM1DCAN1IF3中DCAN30級(jí)中DCAN2IF3中FPU中FlexRayFlexRayTU轉(zhuǎn)移狀態(tài)中LIN2（包含LIN20級(jí)中MIBADC2組中MIBADC2sw1中FlexRayTOC中MIBSPIP50LIN2（含LIN21級(jí)中DCAN31級(jí)中MIBSPIP51MIBADC2sw2中FlexRayFlexRayTU錯(cuò)誤MIBADC2振幅中DCAN3IF3中被保被保FlexRayT1C中被保被保請(qǐng)注意：VIMRAM中的地址位置 MIBADC觸發(fā)表4-6.MIBADC1觸發(fā)#件（G1SRC[2:0]，G2SRC[2:0]EVSRC[2:0]）的源選擇試驗(yàn)線12345678注表4-7.MIBADC2觸發(fā)#件（G1SRC[2:0]，G2SRC[2:0]EVSRC[2:0]）的源選擇試驗(yàn)線12345678注驅(qū)動(dòng)它們，應(yīng)用使用這些信號(hào)生成觸發(fā)條件。該引腳沒(méi)必要出現(xiàn)在封裝上以便能夠被用作一個(gè)觸發(fā)器。當(dāng)中斷情況發(fā)生時(shí)，中斷請(qǐng)求信號(hào)（RTI0）ADC在被置為有效的MIBSPI觸發(fā)多緩沖串行外設(shè)接口(MIBSPI)有一個(gè)可編程的緩沖器，該緩沖器可使數(shù)據(jù)在無(wú)需CPU干預(yù)的情況下完成傳輸。緩沖器被結(jié)合在不同轉(zhuǎn)移組(TG)中，這些組合可以由外部，如I/O活動(dòng)，定時(shí)器或由內(nèi)部時(shí)DMA通道相關(guān)聯(lián)，從而使用戶(hù)能夠用最小的CPU交互在內(nèi)部器和外部從器件之間移動(dòng)的數(shù)據(jù)。表4-8.MIBSPI1觸發(fā)TGxCTRL試驗(yàn)線禁沒(méi)有觸發(fā)01234567891011121314內(nèi)部時(shí)鐘計(jì)數(shù)表4-9.MIBSPI3觸發(fā)TGxCTRL試驗(yàn)線被禁沒(méi)有觸發(fā)01234567891011121314內(nèi)部時(shí)鐘計(jì)數(shù)表4-10.MIBSPI5觸發(fā)TGxCTRL試驗(yàn)電禁沒(méi)有觸發(fā)0234567891011121314內(nèi)部計(jì)數(shù)引腳將擁有MIBSPI的功能。因?yàn)樗麄儾皇嵌嗦窂?fù)用的，DMMCLK，DMMSYNC，DMMENA和DMMDATA[1:0功能一直不受MIBSPIP5MIBSPI5和DMM部分找到。下表顯示了MIBSPI5和DMM數(shù)據(jù)引腳多路復(fù)用。.MIBSPIP5該器件包含一個(gè)ARMCortex?-R4F帶有32位數(shù)據(jù)端口的外部宏單元(ETM-R4)。該ETMR4模塊被32(TPIU)ETMR4CoreSightARMETMv3技術(shù)規(guī)格；詳細(xì)內(nèi)容見(jiàn)請(qǐng)見(jiàn)《ARMCoreSight?ETM-R4Revr0p0TRM說(shuō)明書(shū)修訂版本0p0》。ETMR4只支持“半速率時(shí)鐘”。4-12ETMTRACECLKIN零綁零綁debugscanchainDMMdebugscanchainboundaryscanRTP宏單元），POM（參數(shù)疊加模塊）和TPIU（測(cè)試端口接口單元）的。調(diào)試掃描鏈1＃負(fù)責(zé)處理到debugscanchainDMMdebugscanchainboundaryscanRTP1.5cycleCPUCPU1.5cycleCPUCPU必須確保兩個(gè)CPU都具有相同的初始化值。所有CCM-R4錯(cuò)誤迫使測(cè)試模式速度被限制在100MHzHCLK上。I/O規(guī)格》的Vmon章節(jié)的找到電壓器閾值。到一個(gè)低電壓時(shí)，它以異步方式使所有輸出引腳高阻抗，并將一個(gè)復(fù)位置為有效。當(dāng)該器件是在中止模式 位。將被在PORRST引腳上過(guò)濾的毛刺脈沖持續(xù)時(shí)間可以在表7-6，《PORRST的時(shí)序要求》中找到。.參最小最大VCC上可以過(guò)濾掉的毛刺脈沖的VCCIO上可以過(guò)濾掉的毛刺脈沖的寬然后把計(jì)算過(guò)的信號(hào)與預(yù)先確定的良好的信號(hào)值相比較。MCRC控制器提供多達(dá)四個(gè)通道以便在多個(gè)并聯(lián)的器上執(zhí)行CRC計(jì)算，并可被用于任何系統(tǒng)上。通道1還可以處于數(shù)據(jù)模式。在數(shù)據(jù)模式中，MCRC控制器壓縮通過(guò)CPU數(shù)據(jù)總線來(lái)正在被的數(shù)據(jù)。(域模模塊使用的模模塊RAMS所需的權(quán)系不可系不可系用戶(hù)模外模外用戶(hù)和模用戶(hù)和模式4-15ROM地說(shuō)值組件Cortex-R4表CPUBISTLBIST控制器用作測(cè)試引擎，CPU(STCARMCPUSTC有把完整的測(cè)試運(yùn)行劃分成較小的獨(dú)立測(cè)試集（間隔）BGAHCLK160MHz/VCLK80MHz為了在CPU自檢時(shí)得到一個(gè)適當(dāng)?shù)臅r(shí)鐘速率，執(zhí)行了1STC時(shí)鐘分頻器。時(shí)鐘分頻器被地址為0xFFFFE108STCCLKDIVCLKDIVCPULBIST時(shí)鐘分頻器的默認(rèn)值的被設(shè)置為“除以1”。注間測(cè)試覆蓋測(cè)試周期（STC時(shí)鐘周期00123456789 間測(cè)試覆蓋測(cè)試周期（STC時(shí)鐘周期AA CP-R- R-000000000 R-壓偶校R-R-R-R-R-R-R-R-R-圖例：R/W=/寫(xiě)入；R=只讀；-n=復(fù)位后的值；D=器件相位字值說(shuō)01CP15存30-1版本（修訂版本）位，此位域持有一個(gè)針對(duì)器件配置（）的唯一編號(hào)16-器件的生產(chǎn)工藝其被保I/O電0I/O1I/O外設(shè)奇偶校外設(shè)奇偶校0在外設(shè)上沒(méi)有奇偶校1中外設(shè)上的奇偶校10-無(wú)錯(cuò)誤檢測(cè)/校帶奇偶校驗(yàn)的程序帶ECC的程序被保8RAM0ECC被執(zhí)17-修訂版該器件的修訂版2--ID寄存器這兩個(gè)寄存器（DIEIDL和DIEIDH）形成一個(gè)64位的數(shù)，該數(shù)包含器件的批號(hào)、晶圓編號(hào)和X，Y晶圓坐標(biāo)信息。單元與單元的識(shí)別信息會(huì)有所不同。此信息是被TI作為初始設(shè)備測(cè)試程序的一部分編程的。此處展示了-ID寄存器的數(shù)據(jù)格式。5-2DIEIDL寄存器（地址：0xFFFF R- 9876543R-210Y晶圓座X晶圓座R- R-圖例：R/W=/寫(xiě)入；R=只讀；-n=復(fù)位后的值；D=器件相5-3DIEIDH寄存器（地址：0xFFFF

R-

批號(hào)批號(hào)＃（14位R-圖例：R/W=/寫(xiě)入；R=只讀；-n=復(fù)位后的值；D=器件相?2010–2011,TexasInstrumentsIncorporated 器件寄存 PLLFMzPLL)的，而PLLCTL3是用來(lái)配置PLL2(F035FPLL)的。5-4PLLCTL1寄存器（地址：0xFFFF R/WP-R/WP-R-R/WP-00R/WP-圖例：R/W=/寫(xiě)入；R=只讀；-n=復(fù)位后的值；D=器件5-5PLLCTL2寄存器（地址：0xFFFF R/WP- R/WP- 圖例：R/W=/寫(xiě)入；R=只讀；-n=復(fù)位后的值；D=器件注5-6PLLCTL3寄存器（地址：0xFFFF 被保被保 被保被保PLL_DIVR/W- R/WP- R/W- R/WP圖例：R/W=/寫(xiě)入；R=只讀；-n=復(fù)位后的值；D=器件電源電壓范 -0.3V至輸入電壓范

-0.3V-0.3V輸入鉗位電 IK(VI<0或VI>除AD1IN[7:0],AD2IN[7:0],ADSIN[15:8]外的所有引IK(VI<0

總 Q版 -40°C至超出“最大絕對(duì)額定值”“推薦的操作條件”下的任何其它情況，在此并未說(shuō)明。所有電壓值以其相關(guān)接地為基準(zhǔn)器件建議的運(yùn)行條件最小標(biāo)稱(chēng)最大單數(shù)字邏輯電源電壓（內(nèi)核V數(shù)字邏輯電源電壓3VMibADC電源3VV閃存泵電源電3V數(shù)字邏輯電源接0VMibADC電源-V自然通風(fēng)工作溫度范Q版-工作結(jié)-(1)所有電壓都以VSS為基準(zhǔn)，除VCCADVSSAD參測(cè)試條最小典型最大單輸入滯V低電平輸入電所有輸入-V高電平輸入電所有輸2V低電平輸出電IOL=IOL最大V高電平輸出電IOH=IOH最大V低電平輸入電-V高電平輸入電V電壓監(jiān)測(cè)閾V2輸入鉗位電VI<VSSIO-0.3VI>VCCIO+-2輸入電流IL下-1引腳5--IL--IH上-1所有其他引無(wú)上拉或下拉電阻-1源電流（器件輸出）為負(fù)，而吸收電流（進(jìn)入器件）這并不適用于PORRST引腳參測(cè)試條最小 典型 最大單低電平輸出電誤VOL=VOL8低電平輸出電VOL=VOL4所有其它輸出引2在自然通風(fēng)溫度范圍的電氣特性(1)(參測(cè)試條最小 典型 最大單高電平輸出電誤VOH=VOH-高電平輸出電VOH=VOH-所有其它輸出引-參測(cè)試條最小 典型 最大單流（運(yùn)行模式所有封HCLK=100MHz,VCLK=HCLK=140MHz,VCLK=BGA封HCLK=160MHz,VCLK=所有封STCCLK=STCCLK=BGA封STCCLK=VCC數(shù)字電源電式所有封VC數(shù)字電源電流（打盹模式OSCIN=VCC數(shù)字電源電流（貪睡模式所有頻率VCC數(shù)字電源電流（睡眠模式所有頻率VCCIO數(shù)字電源電流（運(yùn)行模式載VCCIO數(shù)字電源電流（打盹模式DC負(fù)載VCCIO數(shù)字電源電流（貪睡模式VCCIO數(shù)字電源電流（睡眠模式?jīng)]有直流負(fù)載VCCAD電源電流（運(yùn)行模式所有頻率VCCAD電源電流（打盹模式所有頻率VCCAD電源電流（貪睡模式所有頻率VCCAD電源電流（睡眠模式所有頻率I 泵電源電 =3.6V操 =3.6V程序 =3.6V =3.6V打盹模式5 =3.6V貪睡模式5 =3.6V睡眠模式5輸入電容2輸出電3持續(xù)時(shí)間可為1個(gè)LBIST測(cè)試間隔的持續(xù)時(shí)間。指定的PBIST電流針對(duì)所有RAM（組1-14）和所有的算法上的PBIST執(zhí)行。通過(guò)配置較慢的HCLK頻率，可以實(shí)現(xiàn)較低的電流消耗。不同的算消耗不同的電流。信息，請(qǐng)參閱《基本的PBIST配置和對(duì)流耗的影響》(SPNA128)。對(duì)于在睡眠模式下的閃存組/泵≤這假定在編輯一個(gè)不同組的同時(shí)從一個(gè)組中對(duì)于在睡眠模式下的閃存組/泵).最小最大單輸入時(shí)鐘頻5周期時(shí)間脈沖持續(xù)時(shí)間，OSCIN低電平的時(shí)脈沖持續(xù)時(shí)間，OSCIN高電平的時(shí)OSC故障頻率-高水OSC故障頻率-低水5(aOSCINOSCOUT5-20MHz的諧振器/晶體與漏測(cè)試測(cè)量期間和HALT模式中被禁用。注TI強(qiáng)烈建議每個(gè)客戶(hù)向諧振器/晶體供應(yīng)商提交器件樣品以便于進(jìn)行驗(yàn)證應(yīng)商有專(zhuān)門(mén)設(shè)備(seeNote (see(seeNote (seeNote (toggling0- .注FMPLL輸出頻調(diào)制深 LPOLPOCLKDET(CLKDET2(LPO)-1(LF1個(gè)高頻HFLPO時(shí)鐘（跛行模式）號(hào)的運(yùn)行狀態(tài)，OSCFAIL標(biāo)志和時(shí)鐘轉(zhuǎn)換將持續(xù)進(jìn)行。OSCFAIL唯一可以被清除的方法（并重新啟用OSCIN作為時(shí)鐘源）就是是一個(gè)加電復(fù)位。7-3LPO參最小類(lèi)單無(wú)效頻下限閥5上限閾HFosc頻LFosc頻guaranteedguaranteed 7-2LPO參測(cè)試條件最小最大單HCLK系統(tǒng)時(shí)鐘頻率（337球狀柵格陣封裝啟用的管線模管線模式被禁HCLK系統(tǒng)時(shí)鐘頻率（144引腳四方扁封裝啟用的管線模管線模式被禁GCLK-CPU時(shí)鐘頻率（比例RTICLK時(shí)鐘頻VCLK初級(jí)外設(shè)時(shí)鐘頻VCLK2次級(jí)外設(shè)時(shí)鐘頻AVCLK1-初級(jí)異步外設(shè)時(shí)鐘頻AVCLK2-次級(jí)異步外設(shè)時(shí)鐘頻ECLKECP模塊的外部時(shí)鐘輸出頻f（程序/擦除系統(tǒng)時(shí)鐘頻率-閃存編程/擦(ECLK)=f(VCLK)/N,其中N={1到65536}。N是 決定啟用或禁用管線模式Address

00 00DataAddressData

0120123

注ECLK.編參測(cè)試條件最小最大單3N）時(shí)4所有的預(yù)分頻因子組合（XN）0.5tc(ECLK)–X={1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16}。X N={1到65536}。N是 47-4ECLK.編最小最大單 加電期間，PORRST必須有效時(shí)，VCC低電源電V 加電期間，PORST平V加電期間，PORRST必須有效時(shí) 低電源電V加電期間，PORRST必須保持有效并在斷電期間變?yōu)橛行r(shí)，CCI/V高電源電平3VPORRSTVCCIO的低電平輸入電壓>0.2VPORRSTVCCIO的低電平輸入電壓<V3建立時(shí)間,加電期間，在VCCIO和V >VCCIOPORL前的PORRST的有效時(shí)06保持時(shí)間，PORRST在VCC> ORH后的有效時(shí)17建立時(shí)間，斷電期間，PORRST在 ORH前的有效時(shí)88保持時(shí)間，PORRST在VCCIO和 >VCCIOPORH后的有效時(shí)19保持時(shí)間,PORRST在VCC< ORL后的有效時(shí)0濾波時(shí)間PORST保生成一個(gè)中斷(1)濾波時(shí)間RS成一個(gè)中斷()PORRST引腳上恰好比毛刺脈沖濾波器應(yīng)用在該引腳上的脈沖長(zhǎng)的低脈沖將導(dǎo)致一個(gè)很短的內(nèi)部復(fù)位。VVVVVCC(1.5 7-5PORRST注 .參最小最大單有效時(shí)間，在PORRST無(wú)效后RST的激活時(shí)有效時(shí)間，RST的激活時(shí)間（所有其它(1)指定的值不包括上升/下降時(shí)間。 在PORRST的期間，IOIO的緩沖條件（nPORRST低阻抗）：nPORRSTnPORRST變高阻抗后，除nRST外的所有I/O引腳都立即被配置為高阻抗。在nPORRST是低阻抗時(shí)，F(xiàn)lexRayFRAYTX1和低阻抗時(shí)，F(xiàn)lexRayFRAYTX1FRAYTX2引腳是高阻抗（高-Z），nPORRST升高后輸出立即變?cè)诩与姀?fù)位時(shí)，IO上拉/nPORRST是低阻抗時(shí)，所有輸入引腳上的內(nèi)部上拉和下拉電阻器被表中，復(fù)位后的默認(rèn)值被列在“可編程”nPORRST，NRST，NTRSTTEST（測(cè)試）引腳例外。編說(shuō)最小最大單tf(測(cè)試濾波時(shí)間TEST，小于最小值的脈沖將被過(guò)濾掉，大于最大值的脈沖將 TDOJTAG12MHz50pF7-9JTAG編最小最大單TCK頻率（在HCLKmax上RTCK（在TCKmaxHCLKmax上1td(TCK-延遲時(shí)間TCKRTCK2tsu(TDI/TMS-建立時(shí)間，TDITMSRTCK(RTCKr)前的時(shí)3保持時(shí)間，TDI，TMS在RTCKr后的時(shí)04th(RTCKf-保持時(shí)間，TDO在RTCKf后的05td(RTCKf-)7-6JTAG .參最小最大單8mA引598mA引594mA引74mA引72mA-z引2mA-z引

7-7CMOS

7-11輸入時(shí)序的時(shí)序要求最小最大單輸入最小脈沖寬tc(VCLK)+tc(VCLK)=VBUS時(shí)鐘周期時(shí)間=上面顯示的時(shí)序僅對(duì)在GIO模式中使用的引腳有07-8CMOS最小標(biāo)稱(chēng)最大單tprog(32-位全字（32位）編程時(shí)tprog（全部2M字節(jié)編程時(shí)間s個(gè)周stprogECC(16-位tECC（全部間（256K字節(jié)）s個(gè)周7st擦除（扇區(qū)2s個(gè)周st擦除（組頭25個(gè)周期ssss周編程時(shí)間包括狀態(tài)機(jī)的的開(kāi)銷(xiāo)，但不包括數(shù)據(jù)傳輸時(shí)間閃存寫(xiě)入/擦除周期和數(shù)據(jù)保持技術(shù)規(guī)范基于TI閃存API的經(jīng)驗(yàn)證執(zhí)行。不支持非TI閃存API執(zhí)行。詳細(xì)描述請(qǐng)參閱F035《閃存驗(yàn)證SPI主控模式時(shí)序參數(shù)（0，SPICLK輸出SPISIMOSPISOMI輸入7-13SPI主控模式外部時(shí)序參數(shù)編最小最大單1周期時(shí)間，SPICLK(脈沖持續(xù)時(shí)間，SPICLK高電平的時(shí)間（時(shí)鐘極性=0.5tc(SPC)M-3-0.5tc(SPC)M+脈沖持續(xù)時(shí)間，SPICLK低電平的時(shí)間（時(shí)鐘極性=0.5tc(SPC)M-3-0.5tc(SPC)M-脈沖持續(xù)時(shí)間，SPICLK低電平的時(shí)間（時(shí)鐘極性=0.5tc(SPC)M-3-0.5tc(SPC)M-脈沖持續(xù)時(shí)間，SPICLK高電平的時(shí)間（時(shí)鐘極性=0.5tc(SPC)M-3-0.5tc(SPC)M-td(SIMO-時(shí)間（時(shí)鐘極性=0）0.5tc(SPC)M-td(SIMO-時(shí)間（時(shí)鐘極性=1）0.5tc(SPC)M-tv(SPCL-S有效時(shí)間，SPICLK低電平后，SPISIMO數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=0）0.5tc(SPC)M-tf(SPC)-tv(SPCH-S有效時(shí)間，SPICLK高電平之后，SPISIMO數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=1）0.5tc(SPC)M-tr(SPC)-tsu(SOMI-建立時(shí)間，SPISOMI在SPICLK低電平之前的時(shí)tsu(SOMI-建立時(shí)間，SPISOMI在SPICLK高電平之前的時(shí)間（時(shí)鐘極性=1）tr(SPC)+th(SPCL-保持時(shí)間，SPICLK低電平之后SPISOMI數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=0）th(SPCH-保持時(shí)間，SPICLK高電平之后SPISOMI數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=1）SPInENAtSPENA時(shí)是低電平（時(shí)鐘極性tr(SPC)-92)*tc(VCLK)-tf(SPICS)+tr(SPC)+5SPInENAtSPENA時(shí)是低電平（時(shí)鐘極性=2)*tc(VCLK)-tf(SPICS)+tf(SPC)-92)*tc(VCLK)-tf(SPICS)+tf(SPC)+5保持時(shí)間SPICLK在CS無(wú)效前為低電平（時(shí)鐘極性=0）tf(SPC)+tr(SPICS)-tf(SPC)+tr(SPICS)+性=1）tr(SPC)+tr(SPICS)-tr(SPC)+tr(SPICS)+C2TDELAY*tc(VCLK)-tf(SPICS)-20C2TDELAY*SPIENAn寫(xiě)入緩沖區(qū)的采樣設(shè)置主位(SPIGCR1.0)并且時(shí)鐘相位位(SPIFMTx.16)被設(shè)tc(VCLK)=接口時(shí)鐘周期時(shí)間=1/f(VCLK)對(duì)于上升和下降時(shí)序，請(qǐng)參閱“輸出時(shí)序與負(fù)載電容間關(guān)系的開(kāi)關(guān)特性”表當(dāng)SPI在主控模式中時(shí)，必須滿足下列條件1255PS值：tc(SPC)M≥(PS+1)tc(VCLK)≥50ns，其PSSPIFMTx中設(shè)置的預(yù)分頻值。[15:8]寄存器位對(duì)于為0的PS值：tc(SPC)M=2tc(VCLK)≥50ns.SPICLK引腳上的外部負(fù)載必須小于60pF。C2TDELAY和T2CDELAY在SPIDELAY寄存器中編MasterOutMasterOutDataIsMustBe(clockpolarity=(clockpolarity=7-9SPI主控模式外部定時(shí)（MasterOutDataMasterOutDataIs(clockpolarity=(clockpolarity=SPI主控模式外部時(shí)序參數(shù)（時(shí)鐘相位1，SPICLK=輸出SPISIMOSPISOMI輸入7-14SPI主控模式外部時(shí)序參數(shù)編最小最大單1周期時(shí)間，SPICLK(脈沖持續(xù)時(shí)間，SPICLK高電平的時(shí)間（時(shí)鐘極性=0.5tc(SPC)M-3-0.5tc(SPC)M+脈沖持續(xù)時(shí)間，SPICLK低電平的時(shí)間（時(shí)鐘極性=0.5tc(SPC)M-3-0.5tc(SPC)M+脈沖持續(xù)時(shí)間，SPICLK低電平的時(shí)間（時(shí)鐘極性=0.5tc(SPC)M-3-0.5tc(SPC)M+脈沖持續(xù)時(shí)間，SPICLK高電平的時(shí)間（時(shí)鐘極性=0.5tc(SPC)M-3-0.5tc(SPC)M+td(SIMO-延遲時(shí)間，SPISIMO數(shù)據(jù)有效后SPICLK高電平的時(shí)間（時(shí)鐘極性=0）0.5tc(SPC)M-td(SIMO-延遲時(shí)間，SPISIMO數(shù)據(jù)有效后SPICLK低電平的時(shí)間（時(shí)鐘極性=1）0.5tc(SPC)M-tv(SPCH-S的時(shí)間（時(shí)鐘極性=0）0.5tc(SPC)M-tr(SPC)-tv(SPCL-S有效時(shí)間，SPICLK低電平后，SPISIMO數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=1）0.5tc(SPC)M-tf(SPC)-tsu(SOMI-建立時(shí)間，SPISOMI在SPICLK高電平之前的時(shí)間（時(shí)鐘極性=0）tsu(SOMI-建立時(shí)間，SPISOMI在SPICLK低電平之前的時(shí)tv(SPCH-有效時(shí)間，SPICLK高電平之后SPISOMI數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=0）tv(SPCL-有效時(shí)間，SPICLK低電平之后SPISOMI數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=1）SPInENAtSPENA時(shí)是低電平（時(shí)鐘極性=tf(SPICS)+tr(SPC)-9tf(SPICS)+tr(SPC)+5SPInENAtSPENA時(shí)是低電平（時(shí)鐘極性=2)*tc(VCLK)+0.5*tc(SPC)M-tf(SPICS)+tf(SPC)-92)*tc(VCLK)+0.5*tc(SPC)M-tf(SPICS)+tf(SPC)+5保持時(shí)間SPICLK在CS無(wú)效前為低電平（時(shí)鐘極性=0）保持時(shí)間SPICLK在CS無(wú)效前為高電平（時(shí)鐘極性=1）C2TDELAY*tc(VCLK)-tf(SPICS)-20C2TDELAY*SPIENAn寫(xiě)入緩沖區(qū)的采樣設(shè)置主位(SPIGCR1.0)并且時(shí)鐘相位位(SPIFMTx.16)被設(shè)tc(VCLK)=接口時(shí)鐘周期時(shí)間=1/f(VCLK)對(duì)于上升和下降時(shí)序，請(qǐng)參閱“輸出時(shí)序與負(fù)載電容間關(guān)系的開(kāi)關(guān)特性”表當(dāng)SPI在主控模式中時(shí)，必須滿足下列條件1255PS值：tc(SPC)M≥(PS+1)tc(VCLK)≥50ns，其PSSPIFMTx中設(shè)置的預(yù)分頻值。[15:8]寄存器位。對(duì)于為0的PS值:tc(SPC)M=2tc(VCLK)≥50ns。SPICLK引腳上的外部負(fù)載必須小于60pF。C2TDELAY和T2CDELAY在SPIDELAY寄存器中設(shè)定(clockpolarity=(clockpolarity=

MasterOutDataIs

DataMustBeMustBeMasterOutDataMasterOutDataIs(clockpolarity=(clockpolarity=SPI受控模式外部時(shí)序參數(shù)（0，SPICLK輸入SPISIMOSPISOMI輸出7-15SPI受控模式外部時(shí)序參數(shù)編最小最大單1周期時(shí)間脈沖持續(xù)時(shí)間，SPICLK高電平的時(shí)間（時(shí)鐘極性=脈沖持續(xù)時(shí)間，SPICLK低電平的時(shí)間（時(shí)鐘極性=脈沖持續(xù)時(shí)間，SPICLK低電平的時(shí)間（時(shí)鐘極性=脈沖持續(xù)時(shí)間，SPICLK高電平的時(shí)間（時(shí)鐘極性=td(SPCH-延遲時(shí)間，SPICLK高電平之后SPISOMI有效的時(shí)間（時(shí)鐘極性=0）td(SPCL-延遲時(shí)間，SPICLK低電平之后SPISOMI有效的時(shí)間（時(shí)鐘極性=1）trf(SOMI)+tV(SPCH-有效時(shí)間，SPICLK高電平之后SPISOMI數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=0）0tV(SPCL-有效時(shí)間，SPICLK低電平之后SPISOMI數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=1）0tsu(SIMO-建立時(shí)間，SPISIMO在SPICLK低電平之前的時(shí)間（時(shí)鐘極性=0）4tsu(SIMO-建立時(shí)間，SPISIMO在SPICLK高電平之前的時(shí)間（時(shí)鐘極性=1）4th(SPCL-保持時(shí)間，SPICLK低電平后，SPISIMO數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=0）6th(SPCH-保持時(shí)間，SPICLK高電平之后，SPISIMO數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=1）68td(SPCL-電平的時(shí)間（時(shí)鐘極性=0）td(SPCH-電平時(shí)間（時(shí)鐘極性=1）9td(SCSL-間（如果新數(shù)據(jù)已經(jīng)被寫(xiě)入SPI緩沖區(qū)）tc(VCLK)+tf(ENAn)+設(shè)置主位（SPIGCR1.0）并且時(shí)鐘相位位（SPIFMTx.16）被設(shè)置tc(VCLK)=接口時(shí)鐘周期時(shí)間=1/f(VCLK)對(duì)于上升和下降時(shí)序，請(qǐng)參閱“輸出時(shí)序與負(fù)載電容間關(guān)系的開(kāi)關(guān)特性”表SPI在受控模式中，必須滿足下列條件：tc(SPC)S>2tc(VCLK)和tc(SPC)S>=90ns。tw(SPCH)Stc(VCLK)tw(SPCL)Stc(VCLK)。SPISOMIDataIsSPISOMIDataIsSPISIMOMustBe(clockpolarity=(clockpolarity=7-13SPI受控模式外部時(shí)序（(clockpolarity=(clockpolarity=7-14SPI受控模式使能時(shí)序（SPI受控模式外部時(shí)序參數(shù)（時(shí)鐘相位1，SPICLK=輸入SPISIMOSPISOMI輸出7-16SPI受控模式外部時(shí)序參數(shù)編最小最大單1周期時(shí)間脈沖持續(xù)時(shí)間，SPICLK高電平的時(shí)間（時(shí)鐘極性=脈沖持續(xù)時(shí)間，SPICLK低電平的時(shí)間（時(shí)鐘極性=脈沖持續(xù)時(shí)間，SPICLK低電平的時(shí)間（時(shí)鐘極性=脈沖持續(xù)時(shí)間，SPICLK高電平的時(shí)間（時(shí)鐘極性=時(shí)間，SPICLK低電平之后SPISOMI數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=0）延遲時(shí)間，SPICLK高電平之后SPISOMI數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=1）有效時(shí)間，SPICLK高電平之后SPISOMI數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=0）0有效時(shí)間，SPICLK低電平之后SPISOMI數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=1）0建立時(shí)間，SPISIMO在SPICLK高電平之前的時(shí)間（時(shí)鐘極性=0）4建立時(shí)間，SPISIMO在SPICLK低電平之前的時(shí)間（時(shí)鐘極性=1）4S保持時(shí)間，SPICLK高電平之后，SPISIMO數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=0）6S保持時(shí)間，SPICLK低電平后，SPISIMO數(shù)據(jù)有效的時(shí)間（時(shí)鐘極性=1）68平時(shí)間（時(shí)鐘極性=0）時(shí)間（時(shí)鐘極性=1）9間（如果新數(shù)據(jù)已經(jīng)被寫(xiě)入SPI緩沖區(qū)）tc(VCLK)+tf(ENAn)+果新數(shù)據(jù)已經(jīng)被寫(xiě)入SPI緩沖區(qū)）2tc(VCLK)+trf(SOMI)+設(shè)置主位（SPIGCR1.0）并且時(shí)鐘相位位（SPIFMTx.16）被設(shè)置tc(VCLK)==對(duì)于上升和下降時(shí)序，請(qǐng)參閱“輸出時(shí)序與負(fù)載電容的開(kāi)關(guān)特性”表SPI在受控模式中，必須滿足下列條件：tc(SPC)S>2tc(VCLK)和tc(SPC)S>=90ns。tw(SPCH)Stc(VCLK)tw(SPCL)Stc(VCLK)。(clockpolarity=(clockpolarity=

SPISOMIDataIsSPISIMOMustBe

Data7-15SPI受控模式外部時(shí)序（SlaveSlaveOutDataIs(clockpolarity=(clockpolarity=7-16SPI受控模式使能定時(shí)（CANCANnTXCANnRX7-17CANnTXCANnRX參最小最大單延遲時(shí)間，傳輸移位寄存器到CANnTX引腳的時(shí)間延遲時(shí)間，CANnRX引腳接收移位寄存器的時(shí)5(1)這些值不包括輸出緩沖區(qū)的上升/下降時(shí)間SCI/LIN參最小最大單時(shí)鐘抖動(dòng)和信號(hào)對(duì)FlexRayBSS（字節(jié)起始序列）到FlexRay內(nèi)核中從RX引腳到采樣點(diǎn)的上升和下降之間的延-EMIF7-19EMIF讀/寫(xiě)模式切換特性參說(shuō)最小最大單和寫(xiě)1td（周轉(zhuǎn)周轉(zhuǎn)時(shí)(TA+1)*Etr(CS)-(TA+1)*E-tr(CS)+32EMIF周期時(shí)TA+4)*E-tf(CS)-3tsu(EMCSL-輸出建立時(shí)間，ECS低電平至ME(SS=)輸出建立時(shí)間ECSMO(SS)-tf(CS)+tf(OE)--4th(EMOEH-輸出保持時(shí)間,EMIOE高電平至EMICS[:]高電平的時(shí)間（SS）(RH+1)*E-tr(OE)+tr(CS)-(RH+1)*E-輸出保持時(shí)間，EOEMCS電平的時(shí)間（SS）-tr(OE)+tr(CS)--5tsu(EMBAV-輸出建立時(shí)間,EMIBADD[:]有效至EMIOE低電平的時(shí)間trf(AD)+tf(OE)-6th(EMOEH-輸出保持時(shí)間，EMIFOE高電平至無(wú)效的時(shí)7tsu(EMAV-輸出建立時(shí)間,EMIFBADD[21:0]有效至EMIFOE低(RS+1)*Etrf(AD)+tf(OE)-(RS+1)*Etrf(AD)+tf(OE)+8th(EMOEH-輸出保持時(shí)間，EOEM無(wú)效的時(shí)間(RH+1)*Etr(OE)-(RH+1)*E-tr(OE)+69EMIFOE低電平有效寬(RST+1)*E-tf(OE)-1(RST+1)*E-tf(OE)+0tsu(EMDV-建立時(shí)間,EMIFD[15:0]在EMIFOE高電平前的有效tr(OE)+th(EMOEH-保持時(shí)間，EMD10]在EMOE-tr(OE)-寫(xiě)EMIF寫(xiě)入周期時(shí)(WS+WST+WH+TA+4)E-tf(CS)-(WS+WST+WH+TA+4)E-tf(CS)+tsu(EMCSL-輸出建立時(shí)間，ECS低電平至ME(SS=)(WS+1)*E-tf(CS)+tf(WE)-(WS+1)*E-tf(CS)+tf(WE)+輸出建立時(shí)間ECSME(SS)-tf(CS)+tf(WE)+th(EMWEH-輸出保持時(shí)間，E高電平至MCS電平的時(shí)間（SS）(WH+1)*E-tr(WE)+tr(CS)-(WH+1)*E-tr(WE)+tr(CS)+輸出保持時(shí)間,EMIE高電平至EMCS3]平的時(shí)間（SS）-tr(WE)+tr(CS)+tsu(EMBAV-輸出建立時(shí)間,EMIBADD[:]有效至EMIE低電平的時(shí)間(WS+1)*Etrf(AD)+tf(WE)-(WS+1)*Etrf(AD)+tf(WE)+th(EMWEH-輸出保持時(shí)間，EMIFWE高電平至無(wú)效的時(shí)(WH+1)*Etr(WE)-(WH+1)*E-tr(WE)+5tsu(EMAV-輸出建立時(shí)間,EMIFADD[21:0]有效至EMIFWE低(WS+1)*Etrf(AD)+tf(WE)-(WS+1)*Etrf(AD)+tf(WE)+th(EMWEH-輸出保持時(shí)間，EMIFWE高電平至無(wú)效的時(shí)(WH+1)*Etr(WE)-(WH+1)*E-tr(WE)+6EMIFWE低電平有效寬(WST+1)*E-tf(WE)-1(WST+1)*E-tf(WE)+1RS=設(shè)置，RST=選通脈沖，RH=保持，WS=寫(xiě)入建立，WST=寫(xiě)入選通脈沖，WH=寫(xiě)入保持，TA=轉(zhuǎn)向，SS=選Ens為單位VCLK表7-19.EMIF讀/寫(xiě)模式切換特性(1)(2) 參說(shuō)最小最大單tsu(EMDV-輸出建立時(shí)間,EMIFD[15:0]有效至EMIFWE低電平(WS+1)*Etrf(DA)+tf(WE)-(WS+1)*Etrf(DA)+tf(WE)+th(EMWEH-輸出保持時(shí)間,EMIFD[15:0]在EMIFWE高電平后的(WH+1)*Etr(WE)-(WH+1)*E-tr(WE)+5

ETMETMTRACECLK

參最小最大說(shuō)40參最小最大說(shuō)40時(shí)鐘頻時(shí)鐘周低脈沖寬高脈沖寬時(shí)鐘和數(shù)據(jù)上升時(shí)時(shí)鐘和數(shù)據(jù)下降時(shí)ETMDATA 參典說(shuō)數(shù)據(jù)建立參典說(shuō)數(shù)據(jù)建立時(shí)數(shù)據(jù)保存時(shí)25°C和標(biāo)稱(chēng)電壓

RTPRTPCLK參最小說(shuō)10時(shí)鐘參最小說(shuō)10時(shí)鐘周期（取決于HCLK的分頻比(t(RTP)cyc/2)-((tr+tf)/2)-高脈沖寬度（取決于HCLK分頻比和引腳的(t(RTP)cyc/2)-((tr+tf)/2)-低脈沖寬度（取決于HCLK分頻比和引腳的RTPDATA 參最小說(shuō)0.5t(RTP)cyc參最小說(shuō)0.5t(RTP)cyc-數(shù)據(jù)建立時(shí)0.5t(RTP)cyc-數(shù)據(jù)保存時(shí)0.5t(RTP)cyc-同步建立時(shí)0.5t(RTP)cyc-同步保持時(shí) 11 15 Divideby參最小最大說(shuō)參最小最大說(shuō)1.5tc(HCLK)+tr(RTPSYNC)+來(lái)暫停預(yù)定的RTPSYNC之后數(shù)據(jù)包的傳輸t(RTP)啟5.5tc(HCLK)+tr(RTPSYNC)+停前變?yōu)榈碗娖街蟮幕謴?fù)時(shí)間DMMDMMCLK 參最小說(shuō)tc(HCLK)*參最小說(shuō)tc(HCLK)*時(shí)鐘周t(DMM)cyc/2-高脈沖寬t(DMM)cyc/2-低脈沖寬DMMDATA 參最小說(shuō)同步激參最小說(shuō)同步激活到CLK下降邊沿的建立時(shí)CLK下降邊沿到同步未激活的保持時(shí)數(shù)據(jù)到CLK下降邊沿的建立時(shí)CLK下降邊沿到數(shù)據(jù)的保持時(shí)DMMENA2DMMCLK1DMM數(shù)據(jù)包的情況（模式=8，據(jù)D8數(shù)據(jù)DMMENA被置為有效，DMM4HCKL周期后停止接收數(shù)據(jù)包；一旦DMMENA被置為無(wú)效，DMM將立即處理數(shù)據(jù)包（0個(gè)HCKL周期后）。多緩沖模數(shù)轉(zhuǎn)換器(MibADC)有一個(gè)針對(duì)其模擬電路的獨(dú)立電源總線，此電源總線通過(guò)出現(xiàn)在邏輯電的性能。所有的數(shù)模轉(zhuǎn)換技術(shù)規(guī)范都是相對(duì)于ADREFLO給出的除非另有說(shuō)明。7-27分辨12位（4096值單分00hFFFh[00VAI≤ADREFLO時(shí)；FFF相對(duì)VAI≥ADREFHI時(shí)7-28MibADC建議工作條件最小最大單模數(shù)高電壓基準(zhǔn)3V模數(shù)低電壓基準(zhǔn)0V模擬輸入電V模擬輸入鉗位電流(VAIVSSAD–0.3VAIVCCAD+-2對(duì)于VCCAD和VSSAD建議的工作條件，請(qǐng)參閱“器件建議工作條件”表輸入到任何指定范圍之外的ADC輸入通道中的輸入電流可能會(huì)影響其他通道的轉(zhuǎn)換結(jié)果.參說(shuō)明/條單R復(fù)ΩADC采樣開(kāi)關(guān)導(dǎo)通電Ω1LSB=(ADREFHI–ADREFLO)/212對(duì)于表7-29.建議工作條件全范圍內(nèi)的工作特性(1) 參說(shuō)明/條單C復(fù)輸入多路復(fù)用電模擬輸入漏電每個(gè)ADC輸入引腳的輸漏電-ADREFHI輸入電流ADREFHI=3.6V,ADREFLO=53V微分非線性誤實(shí)際步長(zhǎng)寬度和理想值之間的差異積分非線性誤從最佳直線到MibADC的最大偏差。MibADC傳輸?shù)奶攸c(diǎn)，不包括±有位)總誤差/絕對(duì)精模擬值與理想中點(diǎn)值之間的差異最大值實(shí)行定期進(jìn)行內(nèi)部校±4無(wú)需校±要獲得絕對(duì)精度，需要定期執(zhí)行內(nèi)偏移校準(zhǔn)。信息，請(qǐng)參閱S7LS系列微控制器技術(shù)參考手冊(cè)》(SPNU4)的《數(shù)模轉(zhuǎn)換（ADC)模塊》一章和《到嵌入式12位ADC的接口》(SPNA1)。 .MibADC7-30MibADC最小正常單周期時(shí)間，MibADC時(shí)延遲時(shí)間，采樣和保持時(shí)延遲時(shí)間，轉(zhuǎn)換時(shí)延遲時(shí)間，總樣本/保持和轉(zhuǎn)換時(shí))MibADC0...0...DigitalOutput0DigitalOutput0...0...0...

11

LinearityError(1/2Error(1/2LSB)0... ogInputValue(1/2End-PointLin.ErrorAtTransition001/010(1/40...DigitalOutput0DigitalOutput0...0...0...0...0... ogInputValue.MibADC0...(11/4LSB)TotalAt0...001(1/2DigitalOutput0DigitalOutput0...0...0...0...0... ogInputValue.日添加、刪除、和修修訂版20103更新了內(nèi)存映射部分A20106更新了ZWT封裝引腳分配圖解。B20108201010更新了RTPDATA時(shí)序圖增加了閃存ECC和RamECC上推測(cè)取指令的注釋。更新了帶有特征化數(shù)據(jù)的時(shí)序要求增加了RCLK，測(cè)試引腳參數(shù)，固定的SPI時(shí)序C20111更新了帶有特征化數(shù)據(jù)的數(shù)據(jù)表。TMS版本D20117更新了DMA通道控制數(shù)據(jù)包的數(shù)量增加了表2-7的注釋來(lái)為不同RAM指定測(cè)試時(shí)鐘。修改了表7-6的注釋來(lái)處理勘誤表ogIP_F035.BTS_VMON_F035_33.2F?2010–2011,TexasInstrumentsIncorporated 修訂歷史記 PGES-PQFP-G1449-1PGES-PQFP-G144參5.參PACKAGEOPTIONPACKAGEOPTION2-May-PACKAGINGOrderablePackageE