第五章中央處理器精品課程平臺蘭州理工大學演示文稿當前1頁，總共29頁。第五章中央處理器精品課程平臺蘭州理工大學當前2頁，總共29頁。如何提高計算機的速度？提高訪存速度高速芯片、Cache、多體并行提高I/O和主機之間的傳送速度中斷、DMA、通道、多總線、I/O處理機提高運算器速度高速芯片、改進算法、快速進位鏈提高整機處理能力

高速器件、改進系統結構，開發系統的并行性當前3頁，總共29頁。5.8流水CPU5.8.1并行處理技術不論微型機還是巨型機，并行處理技術已成為計算機技術發展的主流。并行處理技術可貫穿于信息加工的各個步驟和階段。同時性——兩個以上事件在同一時刻發生。如多機系統中，同一時刻多個進程在運行。并發性——兩個以上事件在同一時間段發生。如并發程序，某一時刻CPU中只有一個進程在運行，而在一個時間段內，多個進程同時運行。時間上互相重疊。當前4頁，總共29頁。并行性的三種形式：時間并行：時間重疊，使用流水處理部件。流水CPU是以時間并行性為原理構造的處理器，是一種非常經濟而實用的并行技術。目前的高性能微型機幾乎無一例外地使用了流水技術。

空間并行：資源重復，同時工作。在多處理器系統和多計算機系統中應用最多。時間并行＋空間并行：時間重疊和資源重復的綜合應用。奔騰CPU采用了超標量流水技術，在一個機器周期中同時執行2條指令。當前5頁，總共29頁。取指令3執行指令3指令的二級流水指令的串行執行取指令取指令部件完成總有一個部件空閑指令預取若取指和執行階段時間上完全重疊，指令周期減半，速度提高1倍…執行指令執行指令部件完成取指令1執行指令1取指令2執行指令2取指令3執行指令3取指令2執行指令2取指令1執行指令1當前6頁，總共29頁。必須等上條

指令執行結束，才能確定下條

指令的地址，造成時間損失。影響指令流水效率加倍的因素(1)執行時間>取指時間(2)條件轉移指令對指令流水的影響取指令部件指令部件緩沖區執行指令部件當前7頁，總共29頁。5.8.2流水CPU的結構CPU按流水線方式組織，通常由指令部件、指令隊列、執行部件組成了一個3級流水線。執行段速度匹配問題的解決方法：定點執行部件，浮點執行部件浮點加法部件，浮點乘／除部件浮點運算部件都以流水線方式工作當前8頁，總共29頁。流水CPU的時空圖WB當前9頁，總共29頁。非流水線處理器時空圖EXWB當前10頁，總共29頁。流水線處理器時空圖EXWB當前11頁，總共29頁。超標量流水線（Superscalarpipelining）EXWB標量流水計算機：只有一條指令流水線。超標量流水計算機：具有兩條以上的指令流水線。當前12頁，總共29頁。流水線速度是原來速度的3倍IFIDEXWR0

1

2

345

67

8

9

10111213t超流水線（Superpipelining）在一個時鐘周期內再分段（3段）在一個時鐘周期內一個功能部件使用多次（3次）不能調整指令的執行順序靠編譯程序解決優化問題當前13頁，總共29頁。采用多個處理部件IFIDEXWR012345678910111213t超長指令字（VeryLongInstructionWord）由編譯程序挖掘出指令間潛在的并行性，將多條能并行操作的指令組合成一條具有多個操作碼字段的超長指令字（可達幾百位）當前14頁，總共29頁。常見的流水線形式：指令流水線（指令步驟的并行）算術流水線（運算操作步驟的并行）處理機流水線（程序步驟的并行）

流水線的分類當前15頁，總共29頁。若流水線不出現斷流1

個時鐘周期出

1結果若不采用流水技術7個時鐘周期出1結果理想情況下，7級流水

的速度是不采用流水技術的7倍地址形成部件指令譯碼部件取操作數部件取指令部件操作執行部件回寫結果部件修改指令指針部件鎖存鎖存鎖存鎖存鎖存鎖存指令流水線完成一條指令分7段，每段需一個時鐘周期當前16頁，總共29頁。鎖存器對階功能部件第一段尾數加部件鎖存器第二段規格化部件鎖存器第三段算術流水線完成浮點加減運算可分對階、尾數求和、規格化三段分段原則每段操作時間盡量一致當前17頁，總共29頁。流水過程中通常會出現資源相關、數據相關、控制相關這三種相關沖突，使流水線斷流。為此需要采取相應的技術對策，才能保證流水線暢通而不斷流。

5.8.3流水線中的主要問題當前18頁，總共29頁。資源相關：指多條指令進入流水線后在同一機器時鐘周期內爭用同一個功能部件所發生的沖突。解決方法：指令推遲執行，或是設置重復資源。1.資源相關問題當前19頁，總共29頁。數據相關：在一個程序中，如果必須等前一條指令執行完畢后，才能執行后一條指令，這兩條指令就是數據相關。解決方法：定向傳送技術。2.數據相關問題【例4】（P.195）當前20頁，總共29頁。控制相關：當執行轉移指令時，根據轉移條件是否發生來控制指令的執行順序。解決方法：延遲轉移法、轉移預測法。延遲轉移法

由編譯程序重排指令序列來實現。基本思想是“先執行再轉移”。轉移預測法

用硬件方法來實現，依據指令過去的行為來預測將來的行為。

3.控制相關問題當前21頁，總共29頁。RISCCPU是繼承CISC的成功技術，并在克服CISC機器缺點的基礎上發展起來的。RISC機器的三個基本要素是：(1)一個有限的簡單指令集(2)CPU配備大量的通用寄存器(3)強調指令流水線的優化。5.9RISCCPU當前22頁，總共29頁。注意，RISC機器一定是流水CPU，但流水CPU不一定是RISC機器。如奔騰CPU是流水CPU，但奔騰機是CISC機器。當前23頁，總共29頁。MC88110CPU結構框圖當前24頁，總共29頁。MC88110的指令流水線由于MC88110是超標量流水CPU，所以指令流水線在每個機器時鐘周期完成兩條指令。流水線共分為三段：取指和譯碼(F＆D)段、執行(EX)段、寫回(WB)段。當前25頁，總共29頁。指令動態調度策略88110采用按序發射、按序完成的指令動態調度策略。為了判定能否發射指令，88110使用了計分牌方法。指令發射和定向傳送是同時進行的。88110通過歷史緩沖器實現FIFO指令按序完成。對于轉移處理，88110使用了延遲轉移法和目標指令cache(TIC)法。延遲轉移通過編譯程序來調度。TIC是一個32項的全相聯cache，每項能保存轉移目標路徑的前兩條指令。【例5】（P.201）當前26頁，總共29頁。【解】：(1)由于I1，I2間有RAW相關，I2要推遲一個時鐘才能發射。類似的情況也存在于I5，I6之間。I3，I4之間有WAR相關，但按序發射，即使I3，I4并行操作，也不會導致錯誤。I5，I6間還有WAW相關，只要I6的完成放在I5之后，就不會出錯。注意，I5實際上已在時鐘6執行完畢，但一直推遲到時鐘9才寫回，這是為了保持按序完成。超標量流水線完成6條指令的執行任務總共需要10個時鐘周期。當前27