第五章同步時序電路§5.5集成化的同步時序電路一、寄存器寄存器是計算機的主要部件之一，它用來暫時存放數據或指令。觸發器：控制門：

構成常用正邊沿D觸發器或電位觸發器。在同一接收命令的作用下控制所有觸發器同時接收信息。單一寄存器：寄存器堆：

分類一個封裝內只裝一個寄存器。一個封裝內裝有多個寄存器。常用的集成化同步時序電路主要有:寄存器、移位寄存器和計數器。74175型四D觸發器中，當接收命令（即時鐘脈沖CP）到來時，數碼便送到寄存器保存起來。由于寄存器中觸發器的狀態改變是與時鐘脈沖CP同步的，故稱為同步送數方式。

利用觸發器的置（復）位端也可實現送數，達到寄存數碼的目的，這種工作方式稱為異步送數，寄存器狀態改變的時刻與時鐘脈沖CP無關。

在這兩個寄存器中，數碼的各位是并行輸入的，寄存器寄存的數碼也是并行輸出的。1.單一寄存器輸入輸出74175型四D觸發器的邏輯圖1DRdC1Q4D11DRdC1Q3D21DRdC1Q2D31DRdC1Q1D4CK置0F1F2F3F4Rd是異步清零控制端。D1～D4是并行數據輸入端，CK為時鐘脈沖端。Q1～Q4是并行數據輸出端。12345671098141312111516171819201Q1D2D2Q3Q3D4D4QGND輸出控制時鐘VCC5D6D7D8D5Q6Q7Q8Q74LS374低電平有效正邊沿觸發八D寄存器：三態輸出共輸出控制共時鐘2.寄存器堆二、移位寄存器所謂“移位”，就是將寄存器所存各位數據，在每個移位脈沖的作用下，向左或向右移動一位。根據移位方向，常把它分成三種：寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)1.移位寄存器的邏輯結構SDQQDQQDQQDQQD&&&&A0A1A2A3RDCLRLOAD移位脈沖CP0串行輸出數據預置3210存數脈沖清零脈沖四位并入-串出的左移寄存器初始狀態：設A3A2A1A0＝1011在存數脈沖作用下，Q3Q2Q1Q0＝1011。D0＝0D1＝Q0D2＝Q1D3＝Q2下面將重點討論藍顏色電路—移位寄存器的工作原理。QQDQQDQQDQQD移位脈沖CP0串行輸出3210D0＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脈沖CP0串行輸出321010110110

0110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0設初態

Q3Q2Q1Q0＝1011用波形圖表示如下：Q3Q2Q1Q0CP110100110011000000000001QA1DC1R&&&11DC1R&&&11DC1R&&&11DC1R&&&111111&1QBQCQDCLRCKDRDLS0S1ABCD2.集成化移位寄存器74LS194三、寄存器和移位寄存器的應用1.組成寄存器堆使能數據輸入地址Q1Q2Q3Q4D1D2D3D4Q1Q2Q3Q4D1D2D3D4Q1Q2Q3Q4D1D2D3D40ABCD1897寄存命令譯碼器直接清零8×4寄存器堆2.串行-并行變換并行輸出清零串行輸入D6～D0轉換完成信號S0S1CK1QA1QB1QC1QD1S0S1CK2QA2QB2QC2QD2DRDRA1B1C1D1A2B2C2D274LS194(1)74LS194(2)Q1Q2Q3Q4Q5Q6Q7Q811CLRCLR1CK1S1S0=11并行輸入S1S0=01右移0清零1并行輸入(S1S0=11)2右移(S1S0=01)3右移(S1S0=01)4右移(S1S0=01)5右移(S1S0=01)6右移(S1S0=01)7右移(S1S0=01)8并行輸入(S1S0=11)CKCKQ1Q2Q3Q4Q5Q6Q7Q8操作000000000清零1D60111111并行輸入(S1S0=11)2D5D6011111右移(S1S0=01)3D4D5D601111右移(S1S0=01)4D3D4D5D60111右移(S1S0=01)5D2D3D4D5D6011右移(S1S0=01)6D1D2D3D4D5D601右移(S1S0=01)7D0D1D2D3D4D5D60右移(S1S0=01)8D6'0111111并行輸入(S1S0=11)七位串入并出狀態表CLR寄存器各輸出端狀態QA1QB1QC1QD1QA2QB2QC2QD2寄存器工作方式0D0D1D2D3D4D5D6

10D0D1D2D3D4D5

110D0D1D2D3D4

1110D0D1D2D3

11110

D0D1D2

11111

0

D0D1

11111

10D0

CK并行輸入(S1S0=11)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)七位并入串出狀態表0D0D1D2D3D4D5D6并行輸入(S1S0=11)右移(S1S0=01)123456784.序列信號發生器74194CK∧RD10STARTCLRQAQBQCQDS1S0CKQAQBQCQD00001000110011101111011100110001序列順序循環由移位寄存器和組合反饋網絡組成，從移存器的某一輸出端可以得到周期性的序列碼。1設計步驟：①根據給定序列信號的循環長度M，確定移存器位數n，2n-1＜M≤2n。②確定移位寄存器的M個獨立狀態。將給定的序列碼按照移位規律每n位一組，劃分為M個狀態。若M個狀態中出現重復現象，則應增加移存器位數。用n+1位再重復上述過程，直到劃分為M個獨立狀態為止。③根據M個不同狀態列出移存器的狀態順序表和反饋函數表，求出反饋函數F的表達式。④檢查自啟動性能。⑤畫邏輯圖。QAQBQC100001011111111110100QAQBQCQD1001001101111111111011001001劃分六個狀態為100、001、011、111、111、110。其中狀態111重復出現。重新劃分六個獨立狀態為1001、0011、0111、1111、1110、1100。無重復狀態。QAQBQCQDF10011001110111111110111001100110011③列狀態順序表和反饋激勵函數表，求反饋函數F的表達式。××1××××1110×××0×0001111000011110QAQBQCQDF(DL)10100100100100110010010111001110主01111111000000011000101101101101④檢查自啟動性能。不能自啟動⑤畫邏輯電路。移位寄存器用一片74LS194，組合反饋網絡可以用SSI門電路實現。電路中，采用了門電路實現反饋函數。74LS194QAQBQCQDS1S0DL10111CPFZCP四、同步計數器計數器——用以統計輸入脈沖CP個數的電路。計數器的分類：（2）按數字的增減趨勢可分為加法計數器、減法計數器和可逆計數器。（1）按計數進制可分為二進制計數器和非二進制計數器。非二進制計數器中最典型的是十進制計數器。（3）按計數器中觸發器翻轉是否與計數脈沖同步分為同步計數器和異步計數器。1.二進制同步計數器（1）二進制同步加法計數器由于該計數器的翻轉規律性較強，只需用“觀察法”就可設計出電路：因為是“同步”方式，所以將所有觸發器的CP端連在一起，接計數脈沖。

然后分析狀態圖，選擇適當的JK信號。計數脈沖序號電路狀態等效十進制數Q3Q2Q1Q00000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000（2）二進制同步減法計數器分析4位二進制同步減法計數器的狀態表（略），很容易看出，只要將各觸發器的驅動方程改為：將加法計數器和減法計數器合并起來，并引入一加/減控制信號X便構成4位二進制同步可逆計數器，各觸發器的驅動方程為：就構成了4位二進制同步減法計數器。（3）二進制同步可逆計數器2.集成二進制同步計數器舉例（1）4位二進制同步加法計數器74161①異步清零。74161具有以下功能：③計數。②同步并行預置數。RCO為進位輸出端。④保持。（2）4位二進制同步可逆計數器741913.非二進制同步計數器N進制計數器又稱模N計數器。當N=2n時，就是前面討論的n位二進制計數器；當N≠2n時，為非二進制計數器。非二進制計數器中最常用的是十進制計數器。集成十進制計數器舉例：

8421BCD碼同步加法計數器741608421BCD碼同步加法計數器74160五、集成同步計數器應用例：用兩片4位二進制加法計數器74161采用同步級聯方式構成的8位二進制同步加法計數器，模為16×16=256。1．計數器的級聯2．組成任意進制計數器（1）異步清零法異步清零法適用于具有異步清零端的集成計數器。例：用集成計數器74160和與非門組成的6進制計數器。××01×××1××11××11Q3Q2Q1Q00001111000011110（2）同步清零法同步清零法適用于具有同步清零端的集成計數器。例：用集成計數器74163和與非門組成的6進制計數器。×××1×××1××01××11Q3Q2Q1Q00001111000011110（3）異步預置數法異步預置數法適用于具有異步預置端的集成計數器。例：用集成計數器74191和與非門組成的余3碼10進制計數器。1×1×1×11101