第四章時序邏輯電路學習要點：觸發器的邏輯功能及使用時序電路的分析方法和設計方法計數器、寄存器等中規模集成電路的邏輯功能和使用方法2/6/20231華東交通大學電氣學院付智輝第4章時序邏輯電路4.1觸發器4.2時序邏輯電路的分析和設計方法4.3時序單元電路及時序MSI應用退出2/6/20232華東交通大學電氣學院付智輝4.1觸發器4.1.1基本RS觸發器4.1.2時鐘觸發器的功能4.1.3時鐘觸發器的觸發方式退出4.1.4集成觸發器4.1.5不同類型觸發器間的轉換2/6/20233華東交通大學電氣學院付智輝觸發器是構成時序邏輯電路的基本邏輯部件。它有兩個穩定的狀態：0狀態和1狀態；在不同的輸入情況下，它可以被置成0狀態或1狀態；當輸入信號消失后，所置成的狀態能夠保持不變。所以，觸發器可以記憶1位二值信號。根據邏輯功能的不同，觸發器可以分為RS觸發器、D觸發器、JK觸發器、T和T′觸發器；按照結構形式的不同，又可分為基本RS觸發器、同步觸發器、主從觸發器和邊沿觸發器。2/6/20234華東交通大學電氣學院付智輝4.1.1基本RS觸發器電路組成和邏輯符號信號輸入端，低電平有效。信號輸出端，Q=0、Q=1的狀態稱0狀態，Q=1、Q=0的狀態稱1狀態，2/6/20235華東交通大學電氣學院付智輝工作原理RSQ10011

00①R=0、S=1時：由于R=0，不論原來Q為0還是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不論觸發器原來處于什么狀態都將變成0狀態，這種情況稱將觸發器置0或復位。R端稱為觸發器的置0端或復位端。2/6/20236華東交通大學電氣學院付智輝0110RSQ100②R=1、S=0時：由于S=0，不論原來Q為0還是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不論觸發器原來處于什么狀態都將變成1狀態，這種情況稱將觸發器置1或置位。S端稱為觸發器的置1端或置位端。0

112/6/20237華東交通大學電氣學院付智輝1110③R=1、S=1時：根據與非門的邏輯功能不難推知，觸發器保持原有狀態不變，即原來的狀態被觸發器存儲起來，這體現了觸發器具有記憶能力。RSQ1000111

1不變102/6/20238華東交通大學電氣學院付智輝0011RSQ10001111不變0

0不定？④R=0、S=0時：Q=Q=1，不符合觸發器的邏輯關系。并且由于與非門延遲時間不可能完全相等，在兩輸入端的0同時撤除后，將不能確定觸發器是處于1狀態還是0狀態。所以觸發器不允許出現這種情況，這就是基本RS觸發器的約束條件。2/6/20239華東交通大學電氣學院付智輝特性表（真值表）現態：觸發器接收輸入信號之前的狀態，也就是觸發器原來的穩定狀態。次態：觸發器接收輸入信號之后所處的新的穩定狀態。2/6/202310華東交通大學電氣學院付智輝次態Qn+1的卡諾圖特性方程觸發器的特性方程就是觸發器次態Qn+1與輸入及現態Qn之間的邏輯關系式2/6/202311華東交通大學電氣學院付智輝狀態圖描述觸發器的狀態轉換關系及轉換條件的圖形稱為狀態圖01×1/1×/10/01/①當觸發器處在0狀態，即Qn=0時，若輸入信號＝01或11，觸發器仍為0狀態；RS②當觸發器處在1狀態，即Qn=1時，若輸入信號＝10或11，觸發器仍為1狀態；RSRS若＝10，觸發器就會翻轉成為1狀態。RS若＝01，觸發器就會翻轉成為0狀態。2/6/202312華東交通大學電氣學院付智輝波形圖反映觸發器輸入信號取值和狀態之間對應關系的圖形稱為波形圖RSQQ置1置0置1置1置1保持不允許不確定2/6/202313華東交通大學電氣學院付智輝基本RS觸發器的特點（1）觸發器的次態不僅與輸入信號狀態有關，而且與觸發器的現態有關。（2）電路具有兩個穩定狀態，在無外來觸發信號作用時，電路將保持原狀態不變。（3）在外加觸發信號有效時，電路可以觸發翻轉，實現置0或置1。（4）在穩定狀態下兩個輸出端的狀態和必須是互補關系，即有約束條件。在數字電路中，凡根據輸入信號R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發器。2/6/202314華東交通大學電氣學院付智輝集成基本RS觸發器EN＝1時工作EN＝0時禁止1S2S2/6/202315華東交通大學電氣學院付智輝4.1.2時鐘觸發器的功能1、同步RS觸發器RSCP＝0時，R=S=1，觸發器保持原來狀態不變。CP＝1時，工作情況與基本RS觸發器相同。2/6/202316華東交通大學電氣學院付智輝特性表特性方程CP=1期間有效2/6/202317華東交通大學電氣學院付智輝主要特點波形圖（1）時鐘電平控制。在CP＝1期間接收輸入信號，CP＝0時狀態保持不變，與基本RS觸發器相比，對觸發器狀態的轉變增加了時間控制。（2）R、S之間有約束。不能允許出現R和S同時為1的情況，否則會使觸發器處于不確定的狀態。不變不變不變不變不變不變置1置0置1置0不變2/6/202318華東交通大學電氣學院付智輝2、同步JK觸發器CP=1期間有效將S=JQn、R=KQn代入同步RS觸發器的特性方程，得同步JK觸發器的特性方程：2/6/202319華東交通大學電氣學院付智輝特性表JK=00時不變JK=01時置0JK=10時置1JK=11時翻轉2/6/202320華東交通大學電氣學院付智輝狀態圖波形圖在數字電路中，凡在CP時鐘脈沖控制下，根據輸入信號J、K情況的不同，具有置0、置1、保持和翻轉功能的電路，都稱為JK觸發器。2/6/202321華東交通大學電氣學院付智輝3、同步D觸發器（D鎖存器）CP=1期間有效將S=D、R=D代入同步RS觸發器的特性方程，得同步D觸發器的特性方程：2/6/202322華東交通大學電氣學院付智輝狀態圖波形圖在數字電路中，凡在CP時鐘脈沖控制下，根據輸入信號D情況的不同，具有置0、置1功能的電路，都稱為D觸發器。2/6/202323華東交通大學電氣學院付智輝集成同步D觸發器CP1、2CP3、4POL＝1時，CP＝1有效，鎖存的內容是CP下降沿時刻D的值；POL＝0時，CP＝0有效，鎖存的內容是CP上升沿時刻D的值。2/6/202324華東交通大學電氣學院付智輝4.1.3時鐘觸發器的觸發方式1、主從RS觸發器工作原理（1）接收輸入信號過程CP=1期間：主觸發器控制門G7、G8打開，接收輸入信號R、S，有：

從觸發器控制門G3、G4封鎖，其狀態保持不變。102/6/202325華東交通大學電氣學院付智輝01（2）輸出信號過程CP下降沿到來時，主觸發器控制門G7、G8封鎖，在CP=1期間接收的內容被存儲起來。同時，從觸發器控制門G3、G4被打開，主觸發器將其接收的內容送入從觸發器，輸出端隨之改變狀態。在CP=0期間，由于主觸發器保持狀態不變，因此受其控制的從觸發器的狀態也即Q、Q的值當然不可能改變。CP下降沿到來時有效特性方程2/6/202326華東交通大學電氣學院付智輝邏輯符號電路特點主從RS觸發器采用主從控制結構，從根本上解決了輸入信號直接控制的問題，具有CP＝1期間接收輸入信號，CP下降沿到來時觸發翻轉的特點。但其仍然存在著約束問題，即在CP＝1期間，輸入信號R和S不能同時為1。2/6/202327華東交通大學電氣學院付智輝2、主從JK觸發器代入主從RS觸發器的特性方程，即可得到主從JK觸發器的特性方程：將主從JK觸發器沒有約束。2/6/202328華東交通大學電氣學院付智輝特性表時序圖2/6/202329華東交通大學電氣學院付智輝電路特點邏輯符號①主從JK觸發器采用主從控制結構，從根本上解決了輸入信號直接控制的問題，具有CP＝1期間接收輸入信號，CP下降沿到來時觸發翻轉的特點。②輸入信號J、K之間沒有約束。③存在一次變化問題。2/6/202330華東交通大學電氣學院付智輝帶清零端和預置端的主從JK觸發器RD=0，直接置001111001SD=0，直接置1100011112/6/202331華東交通大學電氣學院付智輝帶清零端和預置端的主從JK觸發器的邏輯符號2/6/202332華東交通大學電氣學院付智輝集成主從JK觸發器低電平有效低電平有效CP下降沿觸發2/6/202333華東交通大學電氣學院付智輝與輸入主從JK觸發器的邏輯符號主從JK觸發器功能完善，并且輸入信號J、K之間沒有約束。但主從JK觸發器還存在著一次變化問題，即主從JK觸發器中的主觸發器，在CP＝1期間其狀態能且只能變化一次，這種變化可以是J、K變化引起，也可以是干擾脈沖引起，因此其抗干擾能力尚需進一步提高。2/6/202334華東交通大學電氣學院付智輝二、邊沿觸發器1、邊沿D觸發器工作原理（1）CP＝0時，門G7、G8被封鎖，門G3、G4打開，從觸發器的狀態取決于主觸發器Q=Qm、Q=Qm，輸入信號D不起作用。（2）CP＝1時，門G7、G8打開，門G3、G4被封鎖，從觸發器狀態不變，主觸發器的狀態跟隨輸入信號D的變化而變化，即在CP＝1期間始終都有Qm=D。2/6/202335華東交通大學電氣學院付智輝下降沿時刻有效（3）CP下降沿到來時，封鎖門G7、G8，打開門G3、G4，主觸發器鎖存CP下降時刻D的值，即Qm=D，隨后將該值送入從觸發器，使Q=D、Q=D。（4）CP下降沿過后，主觸發器鎖存的CP下降沿時刻D的值被保存下來，而從觸發器的狀態也將保持不變。綜上所述，邊沿D觸發器的特性方程為：邊沿D觸發器沒有一次變化問題。2/6/202336華東交通大學電氣學院付智輝邏輯符號2/6/202337華東交通大學電氣學院付智輝集成邊沿D觸發器注意：CC4013的異步輸入端RD和SD為高電平有效。CP上升沿觸發2/6/202338華東交通大學電氣學院付智輝2、邊沿JK觸發器CP下降沿時刻有效2/6/202339華東交通大學電氣學院付智輝邊沿JK觸發器的邏輯符號邊沿JK觸發器的特點①邊沿觸發，無一次變化問題。②功能齊全，使用方便靈活。③抗干擾能力極強，工作速度很高。2/6/202340華東交通大學電氣學院付智輝集成邊沿JK觸發器①74LS112為CP下降沿觸發。②CC4027為CP上升沿觸發，且其異步輸入端RD和SD為高電平有效。注意2/6/202341華東交通大學電氣學院付智輝4.1.5不同類型觸發器之間的轉換轉換步驟：（1）寫出已有觸發器和待求觸發器的特性方程。（2）變換待求觸發器的特性方程，使之形式與已有觸發器的特性方程一致。（3）比較已有和待求觸發器的特性方程，根據兩個方程相等的原則求出轉換邏輯。（4）根據轉換邏輯畫出邏輯電路圖。轉換方法：利用令已有觸發器和待求觸發器的特性方程相等的原則，求出轉換邏輯。2/6/202342華東交通大學電氣學院付智輝1、將JK觸發器轉換為RS、D、T和T＇觸發器JK觸發器→RS觸發器RS觸發器特性方程變換RS觸發器的特性方程，使之形式與JK觸發器的特性方程一致：2/6/202343華東交通大學電氣學院付智輝比較，得：電路圖2/6/202344華東交通大學電氣學院付智輝JK觸發器→D觸發器寫出D觸發器的特性方程，并進行變換，使之形式與JK觸發器的特性方程一致：與JK觸發器的特性方程比較，得：電路圖2/6/202345華東交通大學電氣學院付智輝JK觸發器→T觸發器在數字電路中，凡在CP時鐘脈沖控制下，根據輸入信號T取值的不同，具有保持和翻轉功能的電路，即當T＝0時能保持狀態不變，T＝1時一定翻轉的電路，都稱為T觸發器。特性表邏輯符號2/6/202346華東交通大學電氣學院付智輝T觸發器特性方程：與JK觸發器的特性方程比較，得：電路圖2/6/202347華東交通大學電氣學院付智輝狀態圖時序圖2/6/202348華東交通大學電氣學院付智輝JK觸發器→T＇觸發器在數字電路中，凡每來一個時鐘脈沖就翻轉一次的電路，都稱為T＇觸發器。特性表邏輯符號2/6/202349華東交通大學電氣學院付智輝T＇觸發器特性方程：與JK觸發器的特性方程比較，得：電路圖變換T＇觸發器的特性方程：2/6/202350華東交通大學電氣學院付智輝狀態圖時序圖2/6/202351華東交通大學電氣學院付智輝2、將D觸發器轉換為JK、T和T＇觸發器D觸發器→JK觸發器2/6/202352華東交通大學電氣學院付智輝D觸發器→T觸發器2/6/202353華東交通大學電氣學院付智輝D觸發器→T＇觸發器2/6/202354華東交通大學電氣學院付智輝本節小結：

觸發器是數字電路的極其重要的基本單元。觸發器有兩個穩定狀態，在外界信號作用下，可以從一個穩態轉變為另一個穩態；無外界信號作用時狀態保持不變。因此，觸發器可以作為二進制存儲單元使用。觸發器的邏輯功能可以用真值表、卡諾圖、特性方程、狀態圖和波形圖等5種方式來描述。觸發器的特性方程是表示其邏輯功能的重要邏輯函數，在分析和設計時序電路時常用來作為判斷電路狀態轉換的依據。各種不同邏輯功能的觸發器的特性方程為：RS觸發器：Qn+1=S+RQn，其約束條件為：RS＝0JK觸發器：Qn+1=JQn+KQnD觸發器：Qn+1=DT觸發器：Qn+1=TQn+TQnT＇觸發器：Qn+1=Qn

同一種功能的觸發器，可以用不同的電路結構形式來實現；反過來，同一種電路結構形式，可以構成具有不同功能的各種類型觸發器。2/6/202355華東交通大學電氣學院付智輝4.2時序邏輯電路的分析與設計方法4.2.1時序邏輯電路概述退出4.2.2時序邏輯電路的分析方法4.2.3時序邏輯電路的設計方法2/6/202356華東交通大學電氣學院付智輝4.2.1時序邏輯電路概述1、時序電路的特點時序電路在任何時刻的穩定輸出，不僅與該時刻的輸入信號有關，而且還與電路原來的狀態有關。2/6/202357華東交通大學電氣學院付智輝2、時序電路邏輯功能的表示方法時序電路的邏輯功能可用邏輯表達式、狀態表、卡諾圖、狀態圖、時序圖和邏輯圖6種方式表示，這些表示方法在本質上是相同的，可以互相轉換。邏輯表達式有：輸出方程狀態方程激勵方程2/6/202358華東交通大學電氣學院付智輝3、時序電路的分類（1）根據時鐘分類同步時序電路中，各個觸發器的時鐘脈沖相同，即電路中有一個統一的時鐘脈沖，每來一個時鐘脈沖，電路的狀態只改變一次。異步時序電路中，各個觸發器的時鐘脈沖不同，即電路中沒有統一的時鐘脈沖來控制電路狀態的變化，電路狀態改變時，電路中要更新狀態的觸發器的翻轉有先有后，是異步進行的。（2）根據輸出分類米利型時序電路的輸出不僅與現態有關，而且還決定于電路當前的輸入。穆爾型時序電路的其輸出僅決定于電路的現態，與電路當前的輸入無關；或者根本就不存在獨立設置的輸出，而以電路的狀態直接作為輸出。2/6/202359華東交通大學電氣學院付智輝電路圖時鐘方程、驅動方程和輸出方程狀態方程狀態圖、狀態表或時序圖判斷電路邏輯功能12354.2.2時序邏輯電路的分析方法時序電路的分析步驟：計算42/6/202360華東交通大學電氣學院付智輝例時鐘方程：輸出方程：輸出僅與電路現態有關，為穆爾型時序電路。同步時序電路的時鐘方程可省去不寫。驅動方程：1寫方程式2/6/202361華東交通大學電氣學院付智輝2求狀態方程JK觸發器的特性方程：將各觸發器的驅動方程代入，即得電路的狀態方程：2/6/202362華東交通大學電氣學院付智輝3計算、列狀態表000001010011100101110111001011101111000010100110000011002/6/202363華東交通大學電氣學院付智輝4畫狀態圖、時序圖狀態圖2/6/202364華東交通大學電氣學院付智輝5電路功能時序圖有效循環的6個狀態分別是0～5這6個十進制數字的格雷碼，并且在時鐘脈沖CP的作用下，這6個狀態是按遞增規律變化的，即：000→001→011→111→110→100→000→…所以這是一個用格雷碼表示的六進制同步加法計數器。當對第6個脈沖計數時，計數器又重新從000開始計數，并產生輸出Y＝1。2/6/202365華東交通大學電氣學院付智輝例輸出方程：輸出與輸入有關，為米利型時序電路。同步時序電路，時鐘方程省去。驅動方程：1寫方程式2/6/202366華東交通大學電氣學院付智輝2求狀態方程T觸發器的特性方程：將各觸發器的驅動方程代入，即得電路的狀態方程：2/6/202367華東交通大學電氣學院付智輝3計算、列狀態表2/6/202368華東交通大學電氣學院付智輝45電路功能由狀態圖可以看出，當輸入X＝0時，在時鐘脈沖CP的作用下，電路的4個狀態按遞增規律循環變化，即：00→01→10→11→00→…當X＝1時，在時鐘脈沖CP的作用下，電路的4個狀態按遞減規律循環變化，即：00→11→10→01→00→…可見，該電路既具有遞增計數功能，又具有遞減計數功能，是一個2位二進制同步可逆計數器。畫狀態圖時序圖2/6/202369華東交通大學電氣學院付智輝例電路沒有單獨的輸出，為穆爾型時序電路。異步時序電路，時鐘方程：驅動方程：1寫方程式2/6/202370華東交通大學電氣學院付智輝2求狀態方程D觸發器的特性方程：將各觸發器的驅動方程代入，即得電路的狀態方程：2/6/202371華東交通大學電氣學院付智輝3計算、列狀態表2/6/202372華東交通大學電氣學院付智輝45電路功能由狀態圖可以看出，在時鐘脈沖CP的作用下，電路的8個狀態按遞減規律循環變化，即：000→111→110→101→100→011→010→001→000→…電路具有遞減計數功能，是一個3位二進制異步減法計數器。畫狀態圖、時序圖2/6/202373華東交通大學電氣學院付智輝設計要求原始狀態圖最簡狀態圖畫電路圖檢查電路能否自啟動12464.2.3時序邏輯電路的設計方法時序電路的設計步驟：選觸發器，求時鐘、輸出、狀態、驅動方程5狀態分配3化簡2/6/202374華東交通大學電氣學院付智輝例1建立原始狀態圖設計一個按自然態序變化的7進制同步加法計數器，計數規則為逢七進益，產生一個進位輸出。狀態化簡2狀態分配3已經最簡。已是二進制狀態。2/6/202375華東交通大學電氣學院付智輝4選觸發器，求時鐘、輸出、狀態、驅動方程因需用3位二進制代碼，選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。由于要求采用同步方案，故時鐘方程為：輸出方程：2/6/202376華東交通大學電氣學院付智輝狀態方程不化簡，以便使之與JK觸發器的特性方程的形式一致。2/6/202377華東交通大學電氣學院付智輝比較，得驅動方程：電路圖52/6/202378華東交通大學電氣學院付智輝檢查電路能否自啟動6將無效狀態111代入狀態方程計算：可見111的次態為有效狀態000，電路能夠自啟動。2/6/202379華東交通大學電氣學院付智輝設計一個串行數據檢測電路，當連續輸入3個或3個以上1時，電路的輸出為1，其它情況下輸出為0。例如：輸入X 101100111011110輸入Y 000000001000110例1建立原始狀態圖S0S1S2S3設電路開始處于初始狀態為S0。第一次輸入1時，由狀態S0轉入狀態S1，并輸出0；1/0X/Y若繼續輸入1，由狀態S1轉入狀態S2，并輸出0；1/0如果仍接著輸入1，由狀態S2轉入狀態S3，并輸出1；1/1此后若繼續輸入1，電路仍停留在狀態S3，并輸出1。1/1電路無論處在什么狀態，只要輸入0，都應回到初始狀態，并輸出0，以便重新計數。0/00/00/00/02/6/202380華東交通大學電氣學院付智輝原始狀態圖中，凡是在輸入相同時，輸出相同、要轉換到的次態也相同的狀態，稱為等價狀態。狀態化簡就是將多個等價狀態合并成一個狀態，把多余的狀態都去掉，從而得到最簡的狀態圖。狀態化簡2狀態分配3所得原始狀態圖中，狀態S2和S3等價。因為它們在輸入為1時輸出都為1，且都轉換到次態S3；在輸入為0時輸出都為0，且都轉換到次態S0。所以它們可以合并為一個狀態，合并后的狀態用S2表示。S0=00S1=01S2=102/6/202381華東交通大學電氣學院付智輝4選觸發器，求時鐘、輸出、狀態、驅動方程選用2個CP下降沿觸發的JK觸發器，分別用FF0、FF1表示。采用同步方案，即取：輸出方程狀態方程2/6/202382華東交通大學電氣學院付智輝比較，得驅動方程：電路圖5檢查電路能否自啟動6將無效狀態11代入輸出方程和狀態方程計算：電路能夠自啟動。2/6/202383華東交通大學電氣學院付智輝例設計一個異步時序電路，要求如右圖所示狀態圖。4選觸發器，求時鐘、輸出、狀態、驅動方程選用3個CP上升沿觸發的D觸發器，分別用FF0、FF1、FF2表示。輸出方程2/6/202384華東交通大學電氣學院付智輝次態卡諾圖時鐘方程：FF0每輸入一個CP翻轉一次，只能選CP。選擇時鐘脈沖的一個基本原則：在滿足翻轉要求的條件下，觸發沿越少越好。FF1在t2、t4時刻翻轉，可選Q0。FF2在t4、t6時刻翻轉，可選Q0。2/6/202385華東交通大學電氣學院付智輝2/6/202386華東交通大學電氣學院付智輝電路圖5檢查電路能否自啟動6將無效狀態110、111代入輸出方程和狀態方程計算：電路能夠自啟動。特性方程：2/6/202387華東交通大學電氣學院付智輝本節小結： 時序電路的特點是：在任何時刻的輸出不僅和輸入有關，而且還決定于電路原來的狀態。為了記憶電路的狀態，時序電路必須包含有存儲電路。存儲電路通常以觸發器為基本單元電路構成。 時序電路可分為同步時序電路和異步時序電路兩類。它們的主要區別是，前者的所有觸發器受同一時鐘脈沖控制，而后者的各觸發器則受不同的脈沖源控制。 時序電路的邏輯功能可用邏輯圖、狀態方程、狀態表、卡諾圖、狀態圖和時序圖等6種方法來描述，它們在本質上是相通的，可以互相轉換。時序電路的分析，就是由邏輯圖到狀態圖的轉換；而時序電路的設計，在畫出狀態圖后，其余就是由狀態圖到邏輯圖的轉換。2/6/202388華東交通大學電氣學院付智輝4.3時序單元電路及時序MSI應用4.3.1計數器退出4.3.2寄存器4.3.3順序脈沖發生器2/6/202389華東交通大學電氣學院付智輝4.3.1計數器一、二進制計數器退出二、十進制計數器三、N進制計數器2/6/202390華東交通大學電氣學院付智輝在數字電路中，能夠記憶輸入脈沖個數的電路稱為計數器。計數器二進制計數器十進制計數器N進制計數器加法計數器同步計數器異步計數器減法計數器可逆計數器加法計數器減法計數器可逆計數器二進制計數器十進制計數器N進制計數器······2/6/202391華東交通大學電氣學院付智輝一、二進制計數器1、二進制同步計數器3位二進制同步加法計數器選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。狀態圖輸出方程：時鐘方程：2/6/202392華東交通大學電氣學院付智輝時序圖FF0每輸入一個時鐘脈沖翻轉一次FF1在Q0=1時，在下一個CP觸發沿到來時翻轉。FF2在Q0=Q1=1時，在下一個CP觸發沿到來時翻轉。2/6/202393華東交通大學電氣學院付智輝電路圖由于沒有無效狀態，電路能自啟動。推廣到n位二進制同步加法計數器驅動方程輸出方程2/6/202394華東交通大學電氣學院付智輝3位二進制同步減法計數器選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。狀態圖輸出方程：時鐘方程：2/6/202395華東交通大學電氣學院付智輝時序圖FF0每輸入一個時鐘脈沖翻轉一次FF1在Q0=0時，在下一個CP觸發沿到來時翻轉。FF2在Q0=Q1=0時，在下一個CP觸發沿到來時翻轉。2/6/202396華東交通大學電氣學院付智輝電路圖由于沒有無效狀態，電路能自啟動。推廣到n位二進制同步減法計數器驅動方程輸出方程2/6/202397華東交通大學電氣學院付智輝3位二進制同步可逆計數器設用U/D表示加減控制信號，且U/D＝0時作加計數，U/D＝1時作減計數，則把二進制同步加法計數器的驅動方程和U/D相與，把減法計數器的驅動方程和U/D相與，再把二者相加，便可得到二進制同步可逆計數器的驅動方程。輸出方程2/6/202398華東交通大學電氣學院付智輝電路圖2/6/202399華東交通大學電氣學院付智輝4位集成二進制同步加法計數器74LS161/163①CR=0時異步清零。②CR=1、LD=0時同步置數。③CR=LD=1且CPT=CPP=1時，按照4位自然二進制碼進行同步二進制計數。④CR=LD=1且CPT·CPP=0時，計數器狀態保持不變。74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。2/6/2023100華東交通大學電氣學院付智輝雙4位集成二進制同步加法計數器CC4520①CR=1時，異步清零。②CR=0、EN=1時，在CP脈沖上升沿作用下進行加法計數。③CR=0、CP=0時，在EN脈沖下降沿作用下進行加法計數。④CR=0、EN=0或CR=0、CP=1時，計數器狀態保持不變。2/6/2023101華東交通大學電氣學院付智輝4位集成二進制同步可逆計數器74LS191U/D是加減計數控制端；CT是使能端；LD是異步置數控制端；D0～D3是并行數據輸入端；Q0～Q3是計數器狀態輸出端；CO/BO是進位借位信號輸出端；RC是多個芯片級聯時級間串行計數使能端，CT＝0，CO/BO＝1時，RC＝CP，由RC端產生的輸出進位脈沖的波形與輸入計數脈沖的波形相同。2/6/2023102華東交通大學電氣學院付智輝4位集成二進制同步可逆計數器74LS193CR是異步清零端，高電平有效；LD是異步置數端，低電平有效；CPU是加法計數脈沖輸入端；CPD是減法計數脈沖輸入端；D0～D3是并行數據輸入端；Q0～Q3是計數器狀態輸出端；CO是進位脈沖輸出端；BO是借位脈沖輸出端；多個74LS193級聯時，只要把低位的CO端、BO端分別與高位的CPU、CPD連接起來，各個芯片的CR端連接在一起，LD端連接在一起，就可以了。2/6/2023103華東交通大學電氣學院付智輝2、二進制異步計數器3位二進制異步加法計數器狀態圖選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。輸出方程：2/6/2023104華東交通大學電氣學院付智輝時鐘方程：時序圖FF0每輸入一個時鐘脈沖翻轉一次，FF1在Q0由1變0時翻轉，FF2在Q1由1變0時翻轉。2/6/2023105華東交通大學電氣學院付智輝3個JK觸發器都是在需要翻轉時就有下降沿，不需要翻轉時沒有下降沿，所以3個觸發器都應接成T＇型。驅動方程：電路圖2/6/2023106華東交通大學電氣學院付智輝3位二進制異步減法計數器狀態圖選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。輸出方程：2/6/2023107華東交通大學電氣學院付智輝時鐘方程：時序圖FF0每輸入一個時鐘脈沖翻轉一次，FF1在Q0由0變1時翻轉，FF2在Q1由0變1時翻轉。2/6/2023108華東交通大學電氣學院付智輝3個JK觸發器都是在需要翻轉時就有下降沿，不需要翻轉時沒有下降沿，所以3個觸發器都應接成T＇型。驅動方程：電路圖2/6/2023109華東交通大學電氣學院付智輝二進制異步計數器級間連接規律2/6/2023110華東交通大學電氣學院付智輝4位集成二進制異步加法計數器74LS197①CR=0時異步清零。②CR=1、CT/LD=0時異步置數。③CR=CT/LD=1時，異步加法計數。若將輸入時鐘脈沖CP加在CP0端、把Q0與CP1連接起來，則構成4位二進制即16進制異步加法計數器。若將CP加在CP1端，則構成3位二進制即8進制計數器，FF0不工作。如果只將CP加在CP0端，CP1接0或1，則形成1位二進制即二進制計數器。2/6/2023111華東交通大學電氣學院付智輝選用4個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2、FF3表示。二、十進制計數器1、十進制同步計數器狀態圖輸出方程：時鐘方程：十進制同步加法計數器2/6/2023112華東交通大學電氣學院付智輝狀態方程2/6/2023113華東交通大學電氣學院付智輝電路圖比較，得驅動方程：將無效狀態1010～1111分別代入狀態方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態，電路能夠自啟動。2/6/2023114華東交通大學電氣學院付智輝十進制同步減法計數器選用4個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2、FF3表示。狀態圖輸出方程：時鐘方程：2/6/2023115華東交通大學電氣學院付智輝狀態方程次態卡諾圖2/6/2023116華東交通大學電氣學院付智輝比較，得驅動方程：將無效狀態1010～1111分別代入狀態方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態，電路能夠自啟動。電路圖2/6/2023117華東交通大學電氣學院付智輝十進制同步可逆計數器集成十進制同步計數器集成十進制同步加法計數器74160、74162的引腳排列圖、邏輯功能示意圖與74161、74163相同，不同的是，74160和74162是十進制同步加法計數器，而74161和74163是4位二進制（16進制）同步加法計數器。此外，74160和74162的區別是，74160采用的是異步清零方式，而74162采用的是同步清零方式。74190是單時鐘集成十進制同步可逆計數器，其引腳排列圖和邏輯功能示意圖與74191相同。74192是雙時鐘集成十進制同步可逆計數器，其引腳排列圖和邏輯功能示意圖與74193相同。把前面介紹的十進制加法計數器和十進制減法計數器用與或門組合起來，并用U/D作為加減控制信號，即可獲得十進制同步可逆計數器。2/6/2023118華東交通大學電氣學院付智輝選用4個CP上升沿觸發的D觸發器，分別用FF0、FF1、FF2、FF3表示。2、十進制異步計數器狀態圖輸出方程：十進制異步加法計數器2/6/2023119華東交通大學電氣學院付智輝時序圖時鐘方程FF0每輸入一個CP翻轉一次，只能選CP。選擇時鐘脈沖的一個基本原則：在滿足翻轉要求的條件下，觸發沿越少越好。FF1在t2、t4、t6、t8時刻翻轉，可選Q0。FF2在t4、t8時刻翻轉，可選Q1。FF3在t8、t10時刻翻轉，可選Q0。2/6/2023120華東交通大學電氣學院付智輝狀態方程2/6/2023121華東交通大學電氣學院付智輝比較，得驅動方程：電路圖將無效狀態1010～1111分別代入狀態方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態，電路能夠自啟動。2/6/2023122華東交通大學電氣學院付智輝十進制異步減法計數器選用4個CP上升沿觸發的JK觸發器，分別用FF0、FF1、FF2、FF3表示。狀態圖輸出方程：2/6/2023123華東交通大學電氣學院付智輝時序圖時鐘方程FF0每輸入一個CP翻轉一次，只能選CP。選擇時鐘脈沖的一個基本原則：在滿足翻轉要求的條件下，觸發沿越少越好。FF1在t2、t4、t6、t8時刻翻轉，可選Q0。FF2在t4、t8時刻翻轉，可選Q1。FF3在t8、t10時刻翻轉，可選Q0。2/6/2023124華東交通大學電氣學院付智輝狀態方程2/6/2023125華東交通大學電氣學院付智輝比較，得驅動方程：電路圖將無效狀態1010～1111分別代入狀態方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態，電路能夠自啟動。2/6/2023126華東交通大學電氣學院付智輝集成十進制異步計數器74LS902/6/2023127華東交通大學電氣學院付智輝三、N進制計數器1、用同步清零端或置數端歸零構成N進置計數器2、用異步清零端或置數端歸零構成N進置計數器（1）寫出狀態SN-1的二進制代碼。（2）求歸零邏輯，即求同步清零端或置數控制端信號的邏輯表達式。（3）畫連線圖。（1）寫出狀態SN的二進制代碼。（2）求歸零邏輯，即求異步清零端或置數控制端信號的邏輯表達式。（3）畫連線圖。利用集成計數器的清零端和置數端實現歸零，從而構成按自然態序進行計數的N進制計數器的方法。在前面介紹的集成計數器中，清零、置數均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。2/6/2023128華東交通大學電氣學院付智輝用74LS163來構成一個十二進制計數器。（1）寫出狀態SN-1的二進制代碼。（3）畫連線圖。SN-1＝S12-1＝S11＝1011（2）求歸零邏輯。例D0～D3可隨意處理D0～D3必須都接02/6/2023129華東交通大學電氣學院付智輝用74LS197來構成一個十二進制計數器。（1）寫出狀態SN的二進制代碼。（3）畫連線圖。SN＝S12＝1100（2）求歸零邏輯。例D0～D3可隨意處理D0～D3必須都接02/6/2023130華東交通大學電氣學院付智輝用74LS161來構成一個十二進制計數器。SN＝S12＝1100例D0～D3可隨意處理D0～D3必須都接0SN-1＝S11＝10112/6/2023131華東交通大學電氣學院付智輝3、提高歸零可靠性的方法2/6/2023132華東交通大學電氣學院付智輝2/6/2023133華東交通大學電氣學院付智輝二、M>16的任意進制計數器的設計（2片74LS161級聯）

M=（147）10=（10010011）2同步級聯00000000…100100102/6/2023134華東交通大學電氣學院付智輝清零法（異步），設置過渡狀態這里也可以采用置數法，由于置數是同步的，不用設置過渡狀態2/6/2023135華東交通大學電氣學院付智輝異步級聯2/6/2023136華東交通大學電氣學院付智輝???2/6/2023137華東交通大學電氣學院付智輝三、用8421BCD碼計數用74LS160實現，方法同前面2/6/2023138華東交通大學電氣學院付智輝用74LS161實現60進制計數00…59也可以考慮用同步級聯，但是CO端都沒有輸出2/6/2023139華東交通大學電氣學院付智輝實驗6集成計數器及其應用器件：74LS1612片與非門若干（設計時選定）實驗內容：測試74LS161功能（自己擬定記錄表格）用1片74LS161實現模M=9的計數器1)用清零法實現2)用置數法實現，狀態為1010101111001101111011113.用2片74LS161實現60進制、24進制的8421BCD碼計數000000100001001100~5900~23認真預習、設計好電路圖2/6/2023140華東交通大學電氣學院付智輝4、計數器容量的擴展異步計數器一般沒有專門的進位信號輸出端，通常可以用本級的高位輸出信號驅動下一級計數器計數，即采用串行進位方式來擴展容量。100進制計數器2/6/2023141華東交通大學電氣學院付智輝60進制計數器64進制計數器2/6/2023142華東交通大學電氣學院付智輝同步計數器有進位或借位輸出端，可以選擇合適的進位或借位輸出信號來驅動下一級計數器計數。同步計數器級聯的方式有兩種，一種級間采用串行進位方式，即異步方式，這種方式是將低位計數器的進位輸出直接作為高位計數器的時鐘脈沖，異步方式的速度較慢。另一種級間采用并行進位方式，即同步方式，這種方式一般是把各計數器的CP端連在一起接統一的時鐘脈沖，而低位計數器的進位輸出送高位計數器的計數控制端。12位二進制計數器（慢速計數方式）2/6/2023143華東交通大學電氣學院付智輝12位二進制計數器（快速計數方式）在此種接線方式中，只要片1的各位輸出都為1，一旦片0的各位輸出都為1，片2立即可以接收進位信號進行計數，不會像基本接法中那樣，需要經歷片1的傳輸延遲，所以工作速度較高。這種接線方式的工作速度與計數器的位數無關。2/6/2023144華東交通大學電氣學院付智輝本節小結：計數器是一種應用十分廣泛的時序電路，除用于計數、分頻外，還廣泛用于數字測量、運算和控制，從小型數字儀表，到大型數字電子計算機，幾乎無所不在，是任何現代數字系統中不可缺少的組成部分。計數器可利用觸發器和門電路構成。但在實際工作中，主要是利用集成計數器來構成。在用集成計數器構成N進制計數器時，需要利用清零端或置數控制端，讓電路跳過某些狀態來獲得N進制計數器。2/6/2023145華東交通大學電氣學院付智輝4.3.2寄存器一、基本寄存器退出二、移位寄存器三、寄存器的應用2/6/2023146華東交通大學電氣學院付智輝在數字電路中，用來存放二進制數據或代碼的電路稱為寄存器。寄存器是由具有存儲功能的觸發器組合起來構成的。一個觸發器可以存儲1位二進制代碼，存放n位二進制代碼的寄存器，需用n個觸發器來構成。按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類。基本寄存器只能并行送入數據，需要時也只能并行輸出。移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移，數據既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。2/6/2023147華東交通大學電氣學院付智輝一、基本寄存器1、單拍工作方式基本寄存器無論寄存器中原來的內容是什么，只要送數控制時鐘脈沖CP上升沿到來，加在并行數據輸入端的數據D0～D3，就立即被送入進寄存器中，即有：2/6/2023148華東交通大學電氣學院付智輝2、雙拍工作方式基本寄存器（1）清零。CR=0，異步清零。即有：（2）送數。CR=1時，CP上升沿送數。即有：（3）保持。在CR=1、CP上升沿以外時間，寄存器內容將保持不變。2/6/2023149華東交通大學電氣學院付智輝二、移位寄存器1、單向移位寄存器并行輸出4位右移移位寄存器時鐘方程：驅動方程：狀態方程：2/6/2023150華東交通大學電氣學院付智輝2/6/2023151華東交通大學電氣學院付智輝并行輸出4位左移移位寄存器時鐘方程：驅動方程：狀態方程：2/6/2023152華東交通大學電氣學院付智輝2/6/2023153華東交通大學電氣學院付智輝單向移位寄存器具有以下主要特點：（1）單向移位寄存器中的數碼，在CP脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進制代碼。n個CP脈沖即可完成串行輸入工作，此后可從Q0～Qn-1端獲得并行的n位二進制數碼，再用n個CP脈沖又可實現串行輸出操作。（3）若串行輸入端狀態為0，則n個CP脈沖后，寄存器便被清零。2/6/2023154華東交通大學電氣學院付智輝2、雙向移位寄存器M=0時右移M=1時左移2/6/2023155華東交通大學電氣學院付智輝3、集成雙向移位寄存器74LS1942/6/2023156華東交通大學電氣學院付智輝三、寄存器的應用1、環形計數器結構特點即將FFn-1的輸出Qn-1接到FF0的輸入端D0。工作原理根據起始狀態設置的不同，在輸入計數脈沖CP的作用下，環形計數器的有效狀態可以循環移位一個1，也可以循環移位一個0。即當連續輸入CP脈沖時，環形計數器中各個觸發器的Q端或端，將輪流地出現矩形脈沖。2/6/2023157華東交通大學電氣學院付智輝能自啟動的4位環形計數器狀態圖2/6/2023158華東交通大學電氣學院付智輝由74LS194構成的能自啟動的4位環形計數器時序圖2/6/2023159華東交通大學電氣學院付智輝2、扭環形計數器結構特點狀態圖即將FFn-1的輸出Qn-1接到FF0的輸入端D0。2/6/2023160華東交通大學電氣學院付智輝能自啟動的4位扭環形計數器2/6/2023161華東交通大學電氣學院付智輝本節小結：寄存器是用來存放二進制數據或代碼的電路，是一種基本時序電路。任何現代數字系統都必須把需要處理的數據和代碼先寄存起來，以便隨時取用。寄存器分為基本寄存器和移位寄存器兩大類。基本寄存器的數據只能并行輸入、并行輸出。移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移，數據可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。寄存器的應用很廣，特別是移位寄存器，不僅可將串行數碼轉換成并行數碼，或將并行數碼轉換成串行數碼，還可以很方便地構成移位寄存器型計數器和順序脈沖發生器等電路。2/6/2023162華東交通大學電氣學院付智輝4.3.3順序脈沖發生器一、計數型順序脈沖發生器退出二、移位型順序脈沖發生器2/6/2023163華東交通大學電氣學院付智輝一、計數器型順序脈沖發生器在數字電路中，能按一定時間、一定順序輪流輸出脈沖波形的電路稱為順序脈沖發生器。計數器型順序脈沖發生器一般用按自然態序計數的二進制計數器和譯碼器構成。順序脈沖發生器也稱脈沖分配器或節拍脈沖發生器，一般由計數器（包括移位寄存器型