第三章組合數字電路3-2組合電路的分析

3-3組合電路的設計

3-4常用組合集成邏輯電路

3-5競爭與冒險

3-1導論組合邏輯電路的定義邏輯電路按其功能分為:

組合邏輯電路和時序邏輯電路電路任一時刻的輸出狀態只決定于該時刻各輸入狀態的組合，而與電路的原狀態無關。組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。3-1導論一、數制

在

十進制數中，每一位有0—9十個數碼。計數規律：逢十進一。任意一個十進制數(S)10可以表示為(S)10=kn-110n-1+kn-210n-2+...+k0100+k-110-1+...+k-m10-m

其中，ki：0~9十個數碼中的任意一個

m、n：正整數，n為整數位數，m為小數位數

10：十進制的基數10i:稱為第i位的權=Ki10ii=n–1–m1.十進制【例如】(2001.9)10＝2×103十0×102十0×101十1×100十9×10-1

在

二進制數中，每一位僅有0、1兩個數碼。計數規律：逢二進一。任意一個二進制數可以表示為(S)2=kn-12n-1+kn-22n-2+...+k020+k-12-1+k-22-2+...+k-m2-m

=Ki

2ii=n–1–m2.二進制其中，ki：只能取0或1

m、n：正整數，n為整數位數，m為小數位數

2：二進制的基數2i:稱為第i位的權【例如】(101.101)2=1×22十0×21十1×20十1×2-1十0×2-2十1×2-33.八進制在

八進制數中，每一位有0~7八個數碼。計數規律：逢八進一。

任意一個八進制數可以表示為(S)8=kn-18n-1+kn-28n-2+...+k080+k-18-1+k-28-2+...+k-m8-m

=Ki8ii=n–1–m其中，ki：0~7八個數碼中的任意一個

m、n：正整數，n為整數位數，m為小數位數

8：八進制的基數

8i:稱為第i位的權【例如】(67.73)8=6×81十7×80十7×8-1十3×8-24.十六進制在十六進制數中，每一位有0~9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）十六個數碼。計數規律：逢十六進一。任意一個十六進制數可以表示為(S)16=kn-110n-1+kn-210n-2+...+k0100+k-110-1+k-210-2+...+k-m10-m=Ki16ii=n–1–m其中，ki：0~9、A、B、C、D、E、F十六個數碼中的任意一個。m、n：正整數，n為整數位數，m為小數位數。16：十六進制的基數；16i:稱為第i位的權【例如】(8AE6)16=8×163十A×162十E×161十3×160

5、不同數制之間的轉換①十進制二進制、八進制、十六進制十進制整數轉化成二進制數時，按除2取余方法進行

十進制整數轉化成八進制數時，按除8取余方法進行

十進制整數轉化成十六進制數時，按除16取余方法進【例如】(725)10=(100001101)2(725)10=(1325)8

(725)10=(2D5)16

十進制小數轉換成二進制數時，按乘2取整的方法進行。十進制小數轉換成八進制數時，按乘8取整的方法進行。

十進制小數轉換成十六進制小數時，按乘16取整的方法進行。(0.8125)10=(0.1101)2(0.8125)10=(0.64)8(0.8125)10=(0.CF)16②二進制、八進制、十六進制轉換成十進制二進制、八進制或十六進制轉換成等值的十進制數時，可按權相加的方法進行。

【例如】(1011.01)2=1×23十0×22十1×21十1×20十0×2-1十1×2-2=8+0+2+1+0+0.25=(11.25)10(167)8=1×82十6×81+7×80=64+48+7=(119)10

(2A.7F)16=2×161十10×160十7×16-1十15×16-2=(42.4960937)10③八進制、十六進制與二進制數的轉換一位八進制數表示的數值恰好相當于三位二進制數表示的數值。

一位十六進制數表示的數值恰好相當于四位二進制數表示的數值。

因此彼此之間的轉換極為方便：只要從小數點開始，分別向左右展開。【例如】(67．731)8＝(110111．111011001)2

(3AB4)16＝(0011101010110100)2二、編碼1.帶符號的二進制數的編碼X1=+0.1101011（真值）X1=0.1101011符號位（機器數）X2=–0.1011011（真值）X2=1.1011011（機器數）在數字系統中，表示機器數的方法很多，常用的有原碼、反碼和補碼。二進制數二進制數的編碼原碼當X>0時，[X]原與X的區別僅在于符號位用0表示；當X<0時，[X]原與X的區別僅在于符號位用1表示；X1=+0.1001010[X1]原=0.1001010X2=–0.1011011[X2]原=1.1011011X3=–1101001[X3]原=11101001小數原碼定義為[X]原=

X當0≤X<11–X

當–1<

X≤0整數原碼定義為[X]原=

X

當0≤X<2n

2n–X

當–2n

<

X≤0零的原碼形式[+0]原=0.0000000[–0]原=1.0000000反碼符號位與原碼的符號位相同；正數：反碼的數值部分與原碼按位相同；負數：反碼的數值部分是原碼的按位求反。X1=+0.1001010[X1]反=0.1001010X2=–0.1011011[X2]反=1.0100100X3=–1101001[X3]反=10010110小數反碼定義為[X]反=

X當0≤X<12–2–n+X當–1<

X≤0n—二進制小數數值的位數【例如】X=–0.101101[X]反=2–2–6+(–0.101101)=10–0.000001–0.101101=1.010010整數反碼定義為[X]反=

X

當0≤X<2n

(2n+1–1)+X當–2n

<

X≤0零的反碼形式[+0]反=0.0000000[–0]反=1.1111111作反碼加、減法時，要將運算結果的符號位產生的進位(0或1)加到和的最低位，才能得到最后結果。補碼符號位與原碼的符號位相同；正數：補碼的數值部分與原碼按位相同；負數：補碼的數值部分是原碼的按位求反加1。X1=+0.1011011[X1]補=0.1011011X2=–0.1101001[X2]補=1.0010111X3=–10010100[X3]補=101101100小數補碼定義為[X]補=

X當0≤X<12+X

當–1<

X≤0整數補碼定義為[X]反=

X

當0≤X<2n

2n+1+X

當–2n

<

X≤0零的補碼形式[0]補=0.00000000在數字系統中，可將減法運算用補碼的加法實現。在求和的結果中，要將運算結果產生的進位丟掉，才得到正確結果。【例如】八位二進制數碼表示000000000000000100000010011111100111111110000000100000011111111011111111……無符號數+012126127128129254255原碼+0+1+2+126+127–0–1–126–127反碼+0+1+2+126+127–128–127–2–1補碼+0+1+2+126+127–127–126–1–02.帶小數點的數的編碼(76.687)10=10–376687(1001.101)2=21000.1001101N=REME——階碼(整數)R——基數(階碼的底)M——尾數(純小數或整數)定點表示法小數點在數中的位置固定不變。E=0時，表示純小數。符號位尾數MN1=+0.101011101010111N2=–0.110010111100101【例如】浮點表示法（階碼可變）階符階碼尾符尾數【例如】N1=+2110.110101101101N2=–2–100.1010110110103.十進制數的二進制編碼常用十進制數碼十進制數8421碼2421碼5211碼余3碼格雷碼000000000000000110000100010001000101000001200100010001101010011300110011010101100010401000100011101110110501011011100010001110601101100100110011010701111101110010101000810001110110110111100910011111111111000100有權碼無權碼4.格雷碼十進制數8421碼格雷碼1格雷碼2格雷碼3格雷碼40000000000000000000101000100010001000101102001000110011001101113001100100010001001014010001100110011001005010111100111011111006011010100101010111017011110110100010011118100010011100110011109100110001000110110105.字符編碼(ASCII編碼)3-2組合電路的基本分析（1）根據給定邏輯圖寫出輸出邏輯函數表達式；（2）對邏輯函數表達式化簡，寫出最簡與或表達式；（3）根據最簡表達式列出真值表；（4）由真值表說明給定電路的邏輯功能。【例1】ABABBABAY0=ABAABB=ABA+ABB=AB+ABY1=ABABY0Y10000011010101101邏輯功能：一位二進制加法。

Y0:本位和；Y1：進位位。組合電路如圖所示，分析該電路的邏輯功能。ABY0Y11&&&&【例2】分析下面組合電路的邏輯功能。Y=SA1A0D3SA1A0D2SA1A0D1SA1A0D0Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0YD3SD2D1D0A0A1&&&&&111邏輯功能D3110D2100D101001D0000YA1A0S四選一數據選擇器A1A0:選擇控制(地址)D3D2D1D0:數據輸入Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0S:使能端(選通端、片選端)

低電平有效YD3SD2D1D0A0A1&&&&&111【例3】分析下面組合電路的邏輯功能。Y1Y2Y311AB>1>1>1Y1=A+B=ABY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+ABABY1000010101110Y2Y310010010功能:

當A>B時,Y1=1

當

A=B時,Y2=1

當

A<B時,Y3=1

是一位數字比較器3-3組合邏輯電路設計（1）根據設計要求，定義輸入、輸出邏輯變量，并給輸入、輸出邏輯變量賦值，即用0和1表示信號的有關狀態；（2）列出真值表；（3）由真值表寫出邏輯函數表達式；（4）化簡邏輯函數表達式；（5）畫出邏輯圖；1、半加器不考慮低位進位輸入，兩數碼X、Y相加，稱半加X

Y

S000011101110C0001S=XY

+XY=XY+C=XY=1&SCXYXYSCCO2、全加器COCOiAiBiSiCIiCI被加數、加數以及低位的進位三者相加稱為“全加”真值表1110100110010100111011101001110010100000COiSiCIi

Bi

Ai

全減器的真值表如何？全加器1110100110010100111011101001110010100000COiSiCIi

BiAi

Si=m1+m2+m4+m7=AiBiCIiCi=AiBiCIi+AiBiCIi+AiBiCIi+AiBiCIi=(AiBi)CIi+AiBi【例1】設計一三人表決電路。設計要求：多數贊成通過，反之不通過。并用與非門實現該電路。1.設定變量：用A、B、C和Y分別表示輸入和輸出信號；2.狀態賦值:贊成用1表示，反之用0表示。表決結果用指示燈表示；燈亮表示1，不亮表示0；3.列真值表：ABC000001010011100101110111Y000011114.寫邏輯函數表達式并化簡：Y=ABC+ABC+ABC+ABC=AB+AC+BC=ABACBC5.畫出邏輯圖：三人表決電路10A+5VBCY&&&&R=ABACBCY【例3】三層樓房，樓道只有一盞燈。試設計該樓道燈控制電路。要求：在每一層均可控制開關。開關—A、B、C合——“1”開——“0”滅——“0”亮——“1”燈—YA、B、CY0000001010100101110111001111CBAY000101100001111000011110101010114位串行進位加法器3-4常用組合集成邏輯電路

串行進位的延遲級數與位數成正比.考慮設置專用的進位形成電路同時產生各位的進位Cn.

進位輸入是由專門的“進位門”綜合所有低位的加數、被加數及最低位進位來提供.稱”快速加法器”或”超前進位加法器”1.四位集成全加器——74LS283COi=AiBiCIi+AiBiCIi+AiBiCIi+AiBiCIi進位的產生：2.譯碼器2.1最小項譯碼器——74LS138輸入輸出B2

B1

B0

0000010100111001011101110111111110111111110111111110111111110111111110111111110111111110真值表：（1）對三變量可直接使用,但也可擴展位數，這是由二片74LS138構成的四位二進制碼的譯碼電路。譯碼器的擴展B3“1”012345678910111213141500000001001000110100010101100111100010011010101111001101111011112-4線譯碼器——74LS139輸出高電平有效輸出低電平有效Y0Y1Y2Y3ABEY0Y1Y2Y3ABE（1）這是由二片74LS139構成的四位二進制碼的譯碼電路。【例3】5片2－4譯碼器構成4－16譯碼器。第一層的一個譯碼器用作選片。E=0時，CD＝00時選中左邊一片，譯出Y0…Y3;依此類推。用譯碼器實現組合邏輯函數字形顯示abfgecd?fg

abedc?2.2顯示譯碼器LED連接方式七段數字顯示器分為共陰極和共陽極兩種。abcdefg+++++?共陰極接法+VCC?abcdefg共陽極接法若采用共陽極LED，顯示譯碼器的輸出應為低電平輸出有效；若采用共陰極LED，則高電平輸出有效。注意Ya

Yb

Yc

YdYe

Yf

YgA3

A2

A1

A00000000100100011010001010110011110001001101010111100110111101111111111001110001101100111100101100111011011001111111100001111111111001100011010011001010001110010110001111000000001234567891011121314150123456789十進制

字BCD－七段顯示譯碼器74LS48的邏輯圖常用顯示譯碼器7447(低電平輸出有效）7449(高電平輸出有效)7448(高電平輸出有效7448的邏輯功能：LT—燈測試(低電平有效)BI/

RBO—滅燈輸入/滅零輸出(低電平有效)RBI—滅零輸入；(低電平有效)當RBI=0;A3A2A1A0=0

時燈滅，RBI=1;A3A2A1A0=0時，顯示0。如何滅零？

有滅零控制的8位數碼顯示系統用7448驅動BS201的連接方法2.3編碼器

8個輸入信號分別用I0~I7表示，且高電平有效；輸出的三位二進制代碼分別用Y0、Y1、Y2表示。簡化編碼表Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7=I4I5I6I7=I2I3I6I7=I1I3I5I7輸入輸出I0=1Y2Y1Y0000001010011100111110101I1=1I2=1I3=1I4=1I5=1I7=1I6=1A1A0A2Y2Y1Y0Y2I7I6I5I4I3I2I1I011111111&&&

一、3位二進制編碼器用或門實現的編碼器邏輯圖二、集成優先編碼器——74148（8線-3線）(1)輸入、輸出均以低電平作為有效信號。(2)S—使能輸入(3)YS—使能輸出。“電路工作，但無編碼輸入”1011111111YSX10XXXXXXX01111XXXXXXX1100000000YEX111111110711111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0Y2Y1Y0

654321S(4)YEX—擴展端。“電路工作，有編碼輸入”

用兩片74LS148接成的16線－4線優先編碼器

二－十進制優先編碼器74LS147的邏輯圖2.4四選一數據選擇器D3D2D1D0A1A0S1MUXYYD3S1D2D1D0A0A1&111&&&&Y=S1A1A0D3+S1A1A0D2+S1A1A0D1+S1A1A0D0D3110D2100D101001D0000YA1A0S有使能端的雙4選1數據選擇器——74LS153（輸出結構：W=Y）1Y1W2Y2W++1D01D11D21D32D02D12D22D3S0S11E2E.......................1&&11111>1>1選擇器擴展【例1】利用一片74153構成一個8選1數據選擇器。A2D7D6D5D4D3D2D1D0輸入1D31D21D11D0S1A1A074153Y2Y12D32D22D12D0S2A0A1Y>1【例2】用雙4選1選擇器擴展成16選1選擇器A3A2A1A0Y00D00001D110D211D30100D401D510D611D700D810

01D910D1011D111100D1201D1310D1411D15兩種不同的擴展方案，從功能表上分析，可以先選低兩位，也可以先選高兩位。16選1功能表方案一：用雙4選1選擇器(無使能端)擴展成16選1選擇器邏輯結構：A1A0控制第一層選擇，

A3A2控制第二層選擇。A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

A1

A0

A3

A2

D0

D3

D4

D7

D8

D11

D12

D15

..方案二：用雙4選1選擇器(無使能端)擴展成16選1選擇器A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

A3

A2

A1

A0D0D4D8D12D1D5D9D13D2D6D10D14D3D7D11D15邏輯結構：A3A2控制第一層選擇，

A1A0控制第二層選擇。方案三：用雙4選1選擇器(有使能端)擴展成16選1選擇器用譯碼器＋數據選擇器，一級選擇就可以。高兩位控制端經譯碼后分別控制數據選擇器的使能端E，以實現擴展。輸出級是OC門，因此可以“線與”。A3A2A1A0ED0D3D4D7D8D11D12D151W2W1W2WVCCRLYA1A0EY0Y1Y2Y3A1A1A0A0E1D01D3E2D02D3E1D01D3E2D02D3......用數據選擇器實現組合邏輯函數【例1】利用選擇器實現邏輯函數Y（A,B,C）=（1,2,4,6,7）用八選一74151Y=m1+m2+

m4+m6+m7=ABC+ABC+ABC+ABC+ABC

74151D7D6D5D4D3D2D1D0A1A0YA2YABC“1”=ABC0+ABC1+ABC1+ABC0+ABC1+ABC0+ABC1+ABC1用四選一74153Y=ABC+ABC+ABC+ABC+ABCAB1D31D21D11D0S1A1A074153Y2Y12D32D22D12D0S2YC“1”..1=AB?C+AB?C+AB?C+AB?1【例2】利用八選一數據選擇器實現邏輯函數

Y=ACD+ABCD+BC+BCDBADC0011011000110110111111111Y=DCB?0+DCB?1+DCB?0+DCB?1+DCB?A+DCB?A+DCB?A+DCB?1

74151D7D6D5D4D3D2D1D0A1A0YA2YDCB“1”A.....1數據同比較器—【例3】分析下面組合邏輯電路的邏輯功能S2S1S0ES3S2S1YYD7D6D5

D4D3D2

D1D0

Y7Y6Y5

Y4Y3Y2

Y1Y0

A2A1A074LS15174LS138A2A1A0B2B1B0AB比較結果：若A=B，則Y=0，反之，Y=1。只能比較兩個二進制數是否相同，而不能比較其大小。2.5數值比較器1、一位數值比較器1.定義：用來比較兩個一位二進制數大小的電路。2.真值表：Ai

Bi

YA>B0000101011100010YA<BYA=B1001YA>B=AiBiYA<B=AiBi3.邏輯圖：YA=B=AiBi+AiBi=AiBi+AiBiYA<BYA=BYA>BAiBi11&&=2、四位數值比較器A3A2A1A0B3B2B1B0從高位開始比較，若A3>B3

則A>B，若A3<B3

則A<B，若A3=B3

則再比較低位A3B3A2B2A1B1A0B0IA>BIA<BIA=BA>BA<BA=BA3>B3XXXXXX100A3<B3XXXXXX010A3=B3A2>B2XXXXX100A3=B3A2<B2XXXXX010A3=B3A2=B2A1>B1XXXX100A3=B3A2=B2A1<B1XXXX010A3=B3A2=B2A1=B1A0>B0XXX100A3=B3A2=B2A1=B1A0<B0XXX010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0001

001A3=B3A2=B2A1=B1A0=B0010010A3B3A2B2A1B1A0B0IA>BI