專科《數字邏輯》復習題庫及答案一、選擇題和二進制數(．001）等值的十六進制數學是()。A．337.2B.６37.2C.1４6７.１是8421BCD碼的是(）A.１010B.0101C.1100和二進制碼11０0相應的格雷碼是()A.0011Ｂ．1100C.１0１0和邏輯式相等的式子是()Ａ.AＢCB.１＋ＢCC.ＡD.若干個具有三態輸出的電路輸出端接到一點工作時,必須保證(）A．任何時候最多只能有一個電路處在三態,其余應處在工作態。B.任何時候最多只能有一個電路處在工作態，其余應處在三態。C.任何時候至少要有兩個或三個以上電路處在工作態。Ｄ．以上說法都不對的。A＋B+C++A=（）A.AB．C．１D.A＋B+C下列等式不成立的是(）A.B.(A+B)(Ａ+C）=A+BCC.AB+AＣ+BC=AB+BCD.A.ABＣB．Ａ+B＋CＣ.D.欲對全班53個同學以二進制代碼編碼表達，最少需要二進制的位數是()A.５Ｂ.6C.10一塊數據選擇器有三個地址輸入端，則它的數據輸入端應有（)。A.3B．6Ｃ.８或非門構成的基本RS觸發器，輸入端SR的約束條件是(）A.SR=0Ｂ.SR＝１C．在同步方式下,JＫ觸發器的現態Qn=0，要使Qn+１=1,則應使(）。A.J＝Ｋ＝0B.Ｊ=0，K=1C.Ｊ＝1,K=X一個T觸發器，在T=１時，來一個時鐘脈沖后，則觸發器()。A．保持原態Ｂ．置0Ｃ.置1在ＣP作用下,欲使D觸發器具有Qn+1=的功能，其D端應接（）A．1Ｂ.0C.一片四位二進制譯碼器，它的輸出函數有（）A．１個B.8個Ｃ.10個Ｄ.16個比較兩個兩位二進制數Ａ=Ａ1A0和B=B１B0，當A>Ｂ時輸出F=1，則F的表達式是(Ａ．B.Ｃ.D.相同計數模的異步計數器和同步計數器相比，一般情況下（)Ａ.驅動方程簡樸B.使用觸發器的個數少C.工作速度快D.以上說法都不對測得某邏輯門輸入A、B和輸出F的波形如下圖,則F(A，B)的表達式是（）Ａ.Ｆ=ABB.Ｆ=Ａ+BC．D.Ｍoｏｒe和Mｅａlｙ型時序電路的本質區別是()A.沒有輸入變量B.當時的輸出只和當時電路的狀態有關，和當時的輸入無關C．沒有輸出變量Ｄ．當時的輸出只和當時的輸入有關,和當時的電路狀態無關n級觸發器構成的環形計數器，其有效循環的狀態數為()A.n個B.2ｎ個C.2ｎ-1個D.2ｎ個ＲOM電路由地址譯碼器和存儲體構成，若譯碼器有十個地址輸入線,則最多可有（）個字。A.１0B.１02C.21074LS１6０十進制計數器它具有的觸發器的個數是（)A.１個Ｂ.2個C.４個D.６個組合型ＰLA是由()構成A.與門陣列和或門陣列Ｂ.一個計數器Ｃ.一個或陣列D.一個寄存器TTL與非門的多余腳懸空等效于()。Ａ.１Ｂ.0C.Ｖｃc設計一個842１碼加1計數器，至少需要()觸發器A．３個B.4個C．6個Ｄ.10個以下哪一條不是消除竟爭冒險的措施（)A.接入濾波電路B．運用觸發器C.加入選通脈沖D.修改邏輯設計主從觸發器的觸發方式是（）A.CP=1B.CP上升沿C.ＣＰ下降沿Ｄ.分兩次解決下列說法中,()不是邏輯函數的表達方法。A.真值表和邏輯表達式B.卡諾圖和邏輯圖C．波形圖和狀態圖已知某觸發器的特性所示（觸發器的輸入用A、B……表達）。請選擇與具有相同功能的邏輯表達式是（）。A．B．Ｃ．ＡＢQn+1說明00Qｎ保持0１0置0１01置111翻轉用ROＭ實現四位二進制碼到四位循環碼的轉換，規定存儲器的容量為(）。A.8B.16C.３２下列信號中，()是數字信號。A.交流電壓Ｂ.開關狀態C．交通燈狀態D．無線電載波余3碼1０001000相應24２１碼為()A.０1010101Ｂ.1０000１01若邏輯函數，則F和G相與的結果為（）Ａ.B.１C.為實現D觸發器轉換為T觸發器,圖所示的虛線框內應是（)A.或非門B.與非門C.異或門Ｄ．同或門完全擬定原始狀態表中的五個狀態A、B、C、Ｄ、Ｅ,若有等效對Ａ和B,B和D，Ｃ和E,則最簡狀態表中只含（)個狀態Ａ.2Ｂ.３C.1D.4下列觸發器中，沒法約束條件的是（)A.時鐘觸發器B.基本觸發器C.主從觸發器D．邊沿D觸發器組合邏輯電路輸出與輸入的關系可用(）描述A.真值表B.狀態表Ｃ.狀態圖D.邏輯表達式實現兩個4位二進制數相乘的組合電路,其輸入輸出端個數應為()A.4入4出Ｂ.8入8出C.8入4出D.8入５出組合邏輯電路中的險象是由于()引起的A.電路未達成最簡B.電路有多個輸出Ｃ.電路中的時延Ｄ.邏輯門類型不同設計一個五位二進制碼的奇偶位發生器,需要()個異或門Ａ.2Ｂ.3C．4Ｄ.5下列觸發器中，（)不可作為同步時序邏輯電路的存儲元件。A．基本R－S觸發器B.D觸發器C.J－K觸發器D．T觸發器構造一個模10同步計數器,需要（）觸發器A.3個Ｂ.4個Ｃ.５個D.1０個實現同一功能的Mｅaly型同步時序電路比Moorｅ型同步時序電路所需要的(）A.狀態數目更多Ｂ．狀態數目更少Ｃ.觸發器更多D.觸發器一定更少同步時序電路設計中,狀態編碼采用相鄰編碼法的目的是(）A.減少電路中的觸發器Ｂ.提高電路速度C．提高電路可靠性D.減少電路中的邏輯門脈沖異步時序邏輯電路的輸入信號可以是（）A.模擬信號B．電平信號C.脈沖信號Ｄ．時鐘脈沖信號電平異步時序邏輯電路不允許兩個或兩個以上輸入信號（)A.同時為０Ｂ．同時為1C.同時改變D．同時出現脈沖異步時序邏輯電路中的存儲元件可以采用（）A.時鐘控制RS觸發器Ｂ.D觸發器C．基本RS觸發器Ｄ．JK觸發器 八路數據選擇器應有(）個選擇控制器Ａ.2Ｂ.3C.6移位寄存器T１194工作在并行數據輸入方式時,MAＭＢ取值為（）A.00B.０１C．10半導體存儲器(）的內容在掉電后會丟失A.MＲOMB．RＡMC.EPROMD.E2PROMEPROM是指()A.隨機讀寫存儲器B.只讀存儲器C．可擦可編程只讀存儲器D.電可擦可編程只讀存儲器用ＰLＡ進行邏輯設計時，應將邏輯函數表達式變換成（)Ａ.異或表達式Ｂ.與非表達式C.最簡“與—或”表達式D.標準“或—與”表達式補碼1.１000的真值為(）A.+1．１000B．－1.1000C下列哪個函數與邏輯函數F＝Ａ⊙Ｂ不等()A.B．C.D.PRＯM、PLＡ、和ＰAＬ三種可編程器件中，()是不能編程的Ａ.PROM的或門陣列B．ＰAＬ的與門陣列Ｃ.ＰLA的與門陣列和或門陣列D．PROM的與門陣列下列中規模通用集成電路中，（)屬于組合邏輯電路A.4位計數器T4193B．4位并行加法器Ｔ６93C．４位寄存器T11９4D.4位數據選擇器T５80 數字系統中,采用（)可以將減法運算轉化為加法運算Ａ.原碼B.補碼C.Gray碼D．反碼十進制數5５5的余3碼為（）A.B．C．D.下列邏輯門中，(）不屬于通用邏輯門A.與非門Ｂ.或非門C.或門Ｄ.與或非門n個變量構成的最小項mｉ和最大項Mi之間，滿足關系（)A.B.Ｃ.D.參考答案如下：1-５ＡBＣDB6-10CCCBＣ１1-15AＣDDD16-2０CACBA2１-2５CＣAAＢ2６-３0BDCCD31－３5(BC)C(ＡC)ＤA３6-４0（CD）（AD）BCＣ41-45ＡBBＤ（CD)4６-50C（ABCＤ)BＤB51-５5CCCＡD56-60(BD)（BD)CC（BC）二、填空題（

49６

)的8421碼為。補碼只有(

一

)種零的表達形式。邏輯變量反映邏輯狀態的變化,邏輯變量僅能取值

(

“０”或“1”

假如Ａ，B中只要有一個為1，則F為l;僅當A,B均為0時,F才為0。該邏輯關系可用式子（F＝A+B

)表達。在非邏輯中，若A為0,則F為１;反之，（若A為l，則F為０

）。基本的邏輯關系有(

與、或、非

）三種。邏輯表達式是由(

邏輯變量和“或”、“與”、“非”3種運算符

)所構成的式子。邏輯函數表達式有（“積之和”表達式與“和之積”表達式

)兩種基本形式。假如一個函數完全由最小項所組成，那么這種函數表達式稱為(

標準“積之和”

)表達式。3個變量最多可以組成(

８

)個最小項。ｎ個變量的所有最大項的(

“積”

)恒等于0。在同一邏輯問題中,下標相同的最小項和最大項之間存在(

互補

)關系。求一個函數表達式的標準形式有兩種方法,(一種是代數轉換法，另一種是真值表轉換法

)。最簡邏輯電路的標準是:（門數最少；門的輸入端數最少;門的級數最少

)。邏輯函數化簡的三種方法，即(代數化簡法、卡諾圖化簡法和列表化簡法

)。（

N

）

個變量的卡諾圖是一種由2的n次方個方格構成的圖形。一個邏輯函數可由圖形中若干方格構成的區域來表達,并且這些方格與包含在函數中的各個(最小項

）相相應。一只四輸入端或非門，使其輸出為1的輸入變量取值組合有（

１

)種。邏輯函數化簡的目的是(

簡化電路的結構,使系統的成本下降。

）。常見的化簡方法有(

代數法、卡諾圖法和列表法

）三種。Ｆ＝A+ＢC的最小項為(

m3,m4,m5,m6,ｍ7

)。代數化簡法是運用（

邏輯代數的公理和基本定理

)對邏輯函數表達式進行化簡。所謂邏輯上相鄰的最小項是指這樣兩個乘積項,假如它們都包含(有n個變量，且這n個變量中僅有一個變量是不同的

)，則稱這兩個乘積項是相鄰的。化簡多輸出函數的關鍵是(通過反復試探和比較充足運用各個輸出函數間的公共項

）。（

代數化簡法

)和卡諾圖化簡法都可用來化簡多輸出函數。對于兩輸入的或非門而言,只有當為(

A、B同時為０時

)時輸出為1。組合邏輯電路在任意時刻的穩定輸出信號取決于（此時的輸入）。全加器是一種實現(計算一位二進制數和的電路）功能的邏輯電路。半加器是指兩個(

同位二進制數

)相加。組合邏輯電路由(

門

)電路組成。組合邏輯電路的設計過程與(

分析

)過程相反。根據電路輸出端是一個還是多個,通常將組合邏輯電路分為(

單輸出和多輸出

)兩類。設計多輸出組合邏輯電路，只有充足考慮(各函數共享

),才干使電路達成最簡。組合邏輯電路中輸出與輸入之間的關系可以由(

真值表、卡諾圖、邏輯表達式等

)來描述。我們一般將競爭分為：（

臨界競爭和非臨界競爭

)兩種。函數有(與或式

或與式）兩種標準表達式。使為1的輸入組合有(

７

)個。時序邏輯電路按其工作方式不同，又分為(同步時序邏輯電路

）和（異步時序邏輯電路

）。同步時序電路的一個重要組成部分是存儲元件,它通常采用(

觸發器

)構成。當Ｒ=１，S=１時，基本ＲＳ觸發器的次態輸出為(

保持

)。ＪK觸發器的次態重要與(J,K，CP

)因素有關。Ｄ觸發器的次態重要與(

D，CP

)因素有關。僅具有清0和置１功能的觸發器是（Ｄ觸發器

)。僅具有"保持＂和＂翻轉"功能的觸發器是（T觸發器

)。延遲元件可以是(專用的延遲元件

),也可以運用（

帶反饋的組合電路自身的內部延遲性能

)。一般來說，時序邏輯電路中所需的觸發器n與電路狀態數N應滿足如下關系式：(

2n＞=N

)。由于數字電路的各種功能是通過(邏輯運算和邏輯判斷

)來實現的，所以數字電路又稱為數字邏輯電路或者邏輯電路。二進制數1101.1011轉換為八進制為(

15.54

)。十六進制數F6.A轉換成八進制數為(

64

）。常見的機器數有:（原碼、反碼和補碼

）。三、判斷題“0”的補碼只有一種形式。對的奇偶校驗碼不僅能發現錯誤，并且能糾正錯誤。錯誤二進制數0.０01１的反碼為０.110０。錯誤邏輯代數中,若A·B＝A+Ｂ，則有A＝B。對的根據反演規則,邏輯函數的反函數錯誤用卡諾圖可判斷出邏輯函數與邏輯函數互為反函數。對的若函數F和函數G的卡諾圖相同,則函數和函數相等。錯誤門電路帶同類門數量的多少稱為門的扇出數。對的三態門有三種輸出狀態(即輸出高電平、輸出低電平和高阻狀態）,分別代表三種不同的邏輯值。錯誤觸發器有兩個穩定狀態：稱為“1”狀態,稱為“0”狀態。錯誤同一邏輯電路用正邏輯描述出的邏輯功能和用負邏輯描述出的邏輯功能應當一致。錯誤對時鐘控制觸發器而言，時鐘脈沖擬定觸發器狀態何時轉換，輸入信號擬定觸發器狀態如何轉換。對的采用主從式結構,或者增長維持阻塞功能,都可解決觸發器的“空翻”現象。對的設計包含無關條件的組合邏輯電路時,運用無關最小項的隨意性有助于輸出函數化簡。對的對于多輸出組合邏輯電路，僅將各單個輸出函數化為最簡表達式，不一定能使整體達成最簡。對的組合邏輯電路中的競爭是由邏輯設計錯誤引起的。錯誤在組合邏輯電路中,由競爭產生的險象是一種瞬間的錯誤現象。對的同步時序邏輯電路中的存儲元件可以是任意類型的觸發器。錯誤等效狀態和相容狀態均具有傳遞性。錯誤最大等效類是指含狀態數目最多的等效類。錯誤一個不完全擬定原始狀態表的各最大相容類之間也許存在相同狀態。對的同步時序邏輯電路設計中，狀態編碼采用相鄰編碼法是為了消除電路中的競爭。錯誤同步時序邏輯電路中的無效狀態是由于狀態表沒有達成最簡導致的。錯誤假如一個時序邏輯電路中的存儲元件受統一時鐘信號控制，則屬于同步時序邏輯電路。對的電平異步時序邏輯電路不允許兩個或兩個以上的輸入同時為１。錯誤電平異步時序邏輯電路中各反饋回路之間的競爭是由于狀態編碼引起的。錯誤并行加法器采用超前進位的目的是簡化電路結構。錯誤進行邏輯設計時，采用PLD器件比采用通用邏輯器件更加靈活方便。對的采用串行加法器比采用并行加法器的運算速度快。錯誤四、簡答題與普通代數相比邏輯代數有何特點?什么是邏輯圖?試述由邏輯函數畫出邏輯圖的方法？邏輯函數式、真值表和邏輯圖三者之間有什么關系？代數法化簡重要有哪些環節？卡諾圖在構造上有何特點?已知函數的邏輯表達式如何得到它的卡諾圖？組合邏輯在結構上有何特點？在數字電路中為什么要采用二進制?它有何特點？機器數與真值有何區別?在進行邏輯設計和分析時我們如何看待無關項?什么叫最小項和最大項?為什么把邏輯函數的“最小項之和”表達式及“最大項之積”表達式稱為邏輯函數表達式的標準形式?用代數化簡法化簡邏輯函數與用卡諾圖化簡邏輯函數各有何優缺陷？用"或非"門實現邏輯函數的環節重要有哪些?為什么要進行組合邏輯電路的分析？與組合電路相比，時序電路有何特點？什么叫最大相容類?簡述觸發器的基本性質。為什么同步時序電路沒有分為脈沖型同步時序電路和電平型同步時序電路？異步時序邏輯電路與同步時序邏輯電路有哪些重要區別?

設［Ｘ]補=x0.x1x２ｘ３寫出下列提問的條件：=1\＊ＧB２⑴若使X＞1/８,問x0，x1，x2，ｘ３應滿足什么條件?=2\＊GＢ2⑵若使1/８＜X<1／2，問x0,x1，x2，x3應滿足什么條件？=3\＊GB2⑶若使X<-１／2,問ｘ0,x1，x２，ｘ3應滿足什么條件?五、計算題將下列邏輯函數化簡成最簡與或表達式。(1)(2) 用一片3入８出譯碼器和必要的邏輯門實現下列邏輯函數：試用T4193四位二進制同步可逆計算器構造如下圖所示的模14的加法計數器。0010→0011→01０0→0101→０１10→０1１1→1000↑↓１11１←1110←1１01←110０←1011←１0１0←1０0１分析圖中時序邏輯電路，規定:(1)指出該電路是同步還是異步時序邏輯電路？屬于Meａlｙ模型還是Moｏre模型？(2）作出狀態表（3）說明電路邏輯功能輸入變量中無反變量時，用與非門實現下列邏輯函數F(A,B,C，D）=∑m(2，３,5,6）分析下圖給定的組合邏輯電路，寫出輸出P１,P２,Ｐ3,P4的邏輯表達式，并寫出輸出F的邏輯表達式。P2&AP2&AC&ABPC&ABP1F≥1&P3BF≥1&P3B&&P4CP4C由與非門構成的某議案表決電路如下圖所示，其中A、B、Ｃ、D表達四個人,批準時用１表達，Ｚ為１時表達議案通過。(1)分析電路,列出真值表,說明議案通過情況共有幾種；（2）分析A、Ｂ、C、D中誰權力最大。已知基本RＳ觸發器邏輯圖如下，試填其功能表。＆＆＆＆SRSR用卡諾圖化簡下面函數求出它的最簡與或表達式。下圖中設初態，試分析該電路。設計一個組合電路，用來判斷輸入的四位8４21ＢCD碼A，Ｂ，C,D當其值大于或等于5時,輸出為1,反之輸出為0。用代數法證明等式試用T觸發器和門電路構成時鐘控制觸發器。設計一個組合邏輯電路，該電路輸入端接受兩個兩位無符號二進制數和，當時,輸出Ｆ為1,否則F為０。試用合適的邏輯門構造出最簡電路。《數字邏輯》復習題庫參考答案四、簡答題邏輯代數與普通代數相似子處在于它們都是用字母表達變量,用代數式描述客觀事物間的關系,但不同之處是邏輯代數是描述客觀事物間的邏輯關系,邏輯函數表達式中的邏輯變量的取值和邏輯函數值都只有兩個值,即0、1。這兩個值不具有數量大小的意義，僅表達客觀事物的兩種相反的狀態。2.用邏輯門電路實現的邏輯函數關系。

化簡

變換

用門電路實現33.可以互相轉換?4.用代數轉換法求一個函數“最小項之和”的形式，一般分為兩步。

第一步：將函數表達式變換成一般“與—或”表達式。

第二步:反復使用

?將表達式中所有非最小項的“與項”擴展成最小項。

5．(１）n個變量的卡諾圖由2的n次方個小方格組成,每個小方格代表一個最小項；?

(2)卡諾圖上處在相鄰、相對、相重位置的小方格所代表的最小項為相鄰最小項。?６.假如邏輯函數表達式是最小項之和的形式,則只要在卡諾圖上找出那些同給定邏輯函數包含的最小項相相應的小方格,并標以1，剩余小方格標以0,就得到該函數的卡諾圖。?7.電路由門電路過程,不含記憶元件;輸入信號是單項傳輸的電路中不含反饋回路。

8.二進制的特點

①二進制數只有0和ｌ兩個數碼,任何具有兩個不同穩定狀態的元件都可用來表達1位二進制數。

②二進制運算規則簡樸。?

③二進制數的數碼0和l，可與邏輯代數中邏輯變量的＂假"和"真＂相應起來。也就是說，可用一個邏輯變量來表達一個二進制數碼。這樣，在邏輯運算中可以使用邏輯代數這一數學工具。

9.機器數其符號與數值一起二進制代碼化。

10.由于無關最小項相應的輸入變量取值組合主線不會出現,或者盡管也許出現，但相應的函數值是什么無關緊要。所以,在變量的這些取值下，函數可以任意取值0或l。11．最小項是一種特殊的乘積項。設有一個ｎ變量的邏輯函數，在n個變量組成的乘積項(“與”項)中每一個變量或以原變量或以反變量的形式出現一次，且僅出現一次，這個乘積項稱,為n個變量的最小項。最大項是一種特殊的和項。沒有一個ｎ變量的邏輯函數,在ｎ個變量組成的和項(“或項）中,每一個變量或以原變量或以反變量的形式出現一次，且僅出現一次,這個和項稱為n個變量的最大項。表達形式是唯一的。?1２．卡諾圖法直觀但不適合變量多的函數化簡。1３.用"或非"門實現邏輯函數的環節為：?

第一步：求出函數的最簡＂或-與＂表達式;?

第二步:將最簡＂或-與"表達式變換成"或非-或非"表達式；

第三步:畫出邏輯電路圖。1４.需要推敲邏輯電路的設計思想，或者要更換邏輯電路的某些組件，或者要評價它的技術經濟指標。這樣，就規定我們對給定的邏輯電路進行分析。１５．結論：與組合電路相比,時序電路的輸出不僅與此時輸入信號有關，還與電路本來的狀態有關。電路中具有存儲文獻。16．若一個相容類不是任何其它相容類的子集時，則該相容類稱為最大相容類。1７.觸發器具有以下兩個基本性質：①觸發器有兩個穩定的工作狀態，一個是＂1＂狀態,另一個是"0"狀態。當無外界信號作用時,觸發器維持本來的穩定狀態，并能長期保持下去;②在一定的外界信號作用下,觸發器可以從一個穩定狀態翻轉為另一個穩定狀態，并且在外界信號消失后,仍能保持更新后的狀態。

18．在同步時序電路中,輸入信號雖然有脈沖和電子兩種形式,但是在同步時鐘信號的前沿或后沿控制下它們作用于電路后引起電路狀態的變化都是相同的19.若激勵狀態與二次狀態不相同,則電路處在非穩定狀態。

20.由于[X]補=x0.x1x２x3,要X>0時，必須x０＝0,此時由于X=(1/2)x1+(１/4)ｘ2+(1/8）x2，故：1．要X>1/8時,x0，x１，ｘ2,x3應滿足:x0=０,且