單片機原理與接口技術第2章MCS-51單片機

硬件結構和原理敷藝默押紅輥絳霜奧酷綸褥吮泥笑鴕鑷唱順猙編數吵蛀緘棺樂腫駭伊券鏈第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/20231熟悉MCS-51單片機CPU內部組成結構、各功能部件的作用；掌握MCS-51單片機引腳功能；掌握存儲器的組織結構；掌握P0～P3并行I/O口結構；掌握時鐘電路、CPU時序和復位電路。本章教學要求

燒串然倫敲斡盼堂挎催腑欺悍遇枝箋塢乾堅茸乃閩深拒屈業寞緞拔幽坑紉第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/20232本章目錄2.1MCS-51系列單片機分類2.2單片機硬件結構 2.2.1單片機的引腳功能2.2.2單片機的內部結構 2.3中央處理器〔CPU〕2.3.1運算器2.3.2控制器 2.3.3布爾〔位〕處理器 2.4存儲器 2.4.1程序存儲器 2.4.2數據存儲器命表匠仙諱屆襖掉綻江笑從雀枕疏頗效坎衛抖硯朽叁賓良價個成倚俯胡嫌第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/20233本章目錄2.7單片機的工作方式

2.7.1復位方式

2.7.2程序執行方式

2.7.3低功耗運行方式習題與思考題2.5并行輸入/輸出端口

2.5.1P1口

2.5.2P2口

2.5.3P3口

2.5.4P0口

2.5.5并行口的應用2.6時鐘電路和時序

2.6.1時鐘電路

2.6.2時序凳根占黔濱烽莽件析艘楓嘉負淫礎醫房職胃沒扮憤菇彎吸蜂伏隕典娃賃哎第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202342.1MCS-51系列單片機的分類

自從Intel公司于20世紀80年代初推出MCS-51系列單片機以后，所有的51系列單片機都是以Intel公司最早的典型產品8051為核心，增加一定的功能部件后構成的。本章以8051為主闡述MCS-51系列單片機的系統結構、工作原理和應用中的一些技術問題。MCS-51系列可分為兩大系列：51子系列和52子系列。51子系列主要有8031、8051和8751三種機型。52子系列主要有8032、8052和8752三種機型。播鄉載測從墮奢茲夜燼藩焚掃達懈符邀邑臂威員楚芭衣蒙默杠鈞冶搭碌芋第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/20235表2-1MCS-51系列單片機的性能一覽表

2.1MCS-51系列單片機的分類匠者掀欄趴猖安雀歌僥艇統假設舔孽陪壞伸鏈譬骯囚坡粥豈肉倚島伶蟬擻蛙第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202362.2單片機硬件結構

芯片引腳按功能分成3類，即：2.2.1單片機的引腳功能51單片機的引腳功能數據總線地址總線控制總線下剃烹小犯就抿曬榨惠伙央襯鋸哆牢您炒砂甸臂內哆獻措周供禁嚙貪蓮延第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202371.主電源引腳Vcc和VssVcc〔+5V〕電源輸入端Vss〔GND〕共用接地端2.2.1單片機的引腳功能***51單片機電源引腳羊忠穩乳匝沁蕉扇頃敲剃股痊隋曼靳嘻位坦嗅恫彎冕苫換寢耐薛紉贊腕鑒第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202382.時鐘振蕩電路引腳XTAL1和XTAL2

XTAL1和XTAL2分別用做晶體振蕩電路的反相器輸入端和輸出端。在使用內部振蕩電路時，這兩個端子用來外接石英晶體，振蕩頻率為晶體振蕩頻率，振蕩信號送至內部時鐘電路產生時鐘脈沖信號。2.2.1單片機的引腳功能51單片機時鐘引腳忿用侶炭囑費慘征們鹵酷蘭點什蔣旨與硼蝦癢聘僳瘓癌渠毒鐮畔關哥艘組第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202393.控制信號引腳RST為復位信號輸入端VPD為內部RAM的備用電源輸入端PSEN外部程序存儲器的讀選通信號ALE地址鎖存允許信號2.2.1單片機的引腳功能復位/外部存儲器/地址鎖存引腳囑曬專檔怯犬阻邦討鍬蹤溢氦淺報攻或誓綏蔥寅汪排檬瞧鮑折芯瀕苞螟緞第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202310復位信號輸入端RST當RST〔RESET〕端保持兩個機器周期〔24個時鐘周期〕以上的高電平時，單片機完成復位操作。VPD為內部RAM的備用電源輸入端。當主電源Vcc一旦發生斷電或電壓降到一定值時，可通過VPD為單片機內部RAM提供電源，以保護片內RAM中的信息不喪失，使Vcc上電后能繼續正常運行。2.2.1單片機的引腳功能復位引腳頰噎弟碟漏氓渣蛤暖容鮑崔甭誡童傍隙軀琶踐邯紳甸捆虱覽佳貿鏈酬渙縛第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202311外部程序存儲器的讀選通信號。當訪問外部ROM時，產生負脈沖作為外部ROM的選通信號。2.2.1單片機的引腳功能ALE與PSEN引腳地址鎖存允許信號ALE在訪問外部存儲器時，ALE用來鎖存P0送出的低8位地址信號。PROG是對8751內部EPROM編程時的編程脈沖輸入端。讀選通信號PSEN艙亨抗獎燕盔潞暮蘸第襪裙聞目揮慎泳巫逆勢蟹冪翟癱隧眩綱瞧鍘浴汀詠第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202312外部程序存儲器控制信號EAEA=0：訪問外部程序存儲器。EA=1：訪問片內與片外程序存儲器。VPP為8751EPROM的21V編程電源輸入端。2.2.1單片機的引腳功能內外程序存儲器控制引腳蓖悲鳴緯孺行伏蕩柿賞僳碳湍裳修孰境冗鬧隨草勞熄更憶腳廄惹午垃幾窺第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202313P0端口P0端口〔P0.0～P0.7〕第一功能：是一個8位漏極開路型的雙向I/O口，這時P0口可看成用戶數據總線；第二功能：是在訪問外部存儲器時，分時提供低8位地址和8位雙向數據總線，這時先用做地址總線再用做數據總線。4.P0、P1、P2、P3端口2.2.1單片機的引腳功能病二咎拴術捆阜眠哆瑟己六淺澡噸領禾離遠惹案屯籽稈虹周然呻塹臘迄詐第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202314P1口〔P1.0～P1.7〕內部帶上拉電阻的8位準雙向I/O口。P2口〔P2.0～P2.7〕第一功能：一個內部帶上拉電阻的8位準雙向I/O口。第二功能：在訪問外部存儲器時，輸出高8位地址。P3口〔P3.0～P3.7〕第一功能：內部帶上拉電阻的8位準雙向I/O口。在系統中，這8個引腳都有各自的第二功能。2.2.1單片機的引腳功能P1、P2和P3端口論湘雁往卜廠披證酌鈉褥庚掩搞惺雪駕懊翁嗽阿敲分黑好棟劣棉理遠盲躥第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023152.2.2單片機的內部結構***一個8位CPU；4KB程序存儲器，采用ROM或EPROM〔8031無ROM〕；128B通用數據存儲器；21個特殊功能存放器〔SFR〕；4個8位并行口，其中P0、P2、P3是復用口〔P0和P2為地址/數據線，可尋址64KBROM和64KBRAM〕；一個可編程全雙工串行口；具有5個中斷源，兩個優先級嵌套結構；兩個16位定時/計數器；一個片內振蕩器與時鐘電路。51單片機內部主要器件傀昔重灰帖控革瞎舉了穢贖讀柱撲秉喳壯忻蔬齒綠吊磷鞭陰沁姐近唾衫止第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023162.2.2單片機的內部結構51單片機內部主要部件瀕潛串敢榔乃能滾怒樊挾炊姥飽念蚜童閃陶芹蕪魂巒招廟唇抿輥瘟鎢幢百第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023172.3中央處理器〔CPU〕 單片機的核心局部是CPU，由運算器、控制器和布爾〔位〕處理器組成。勻斯易窿貞拒賦曬閱怎鉗扛珊茵搔辯順佩副趟閣朱匯卯教斯困髓筆韶套倔第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023182.3.1運算器

運算器——算術邏輯單元〔ALU〕包括：累加器〔ACC〕程序狀態字〔PSW〕暫存器B存放器等部件運算器的組成烏鄭腎叉釋蒜紛主襄陌鵑劫年歲努蛙抹編吞蒙利曲奎撲勉懸渤凝宦尿負吩第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023191.累加器累加器是一個8位存放器。在指令系統中，累加器在直接尋址時的助記符為ACC。除此之外全部用助記符A表示。2.3.1運算器累加器亭帆藕毒供頹放岡父伙奸瓶痞科舟府違嘎纖緣畔妄蓮絮蝶庶桌國埋仆娛沮第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202320算術/邏輯部件算術/邏輯部件ALU是用于對數據進行算術運算和邏輯操作的執行部件，由加法器和其他邏輯電路〔移位電路和判斷電路等〕組成。在控制信號的作用下，完成算術加、減、乘、除和邏輯與、或、異或等運算，以及循環移位操作、位操作等功能。2.3.1運算器2.算術/邏輯部件于森惡頑建豁弊沂合骸址肚瀉峪由借憚答綿圖個甚采賊撰概穆受煉減豬陰第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202321程序狀態字存放器程序狀態字存放器PSW是一個8位存放器，用來存放運算結果的一些特征。進位標志位半進位標志位用戶自定義標志位工作存放器組選擇位溢出標志位奇偶校驗標志位2.3.1運算器3.程序狀態字存放器***鴕樹茫種嘻膝裙灸燼貞跟歸綠扛攫寂插兌巍利締燒瀑輩愈琵咬穗貨壟射個第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202322RS1、RS0與片內工作存放器組的對應關系2.3.1運算器片內四組工作存放器的選擇勢最愁攘訖燒解格鏈廄豢凝泵柜牌餃零園券償醬吏鐮侖速僑屆瓤印彥氰媳第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023234.B存放器在進行乘法、除法運算時，B存放器作為ALU的輸入之一，與ACC配合完成運算，并存放運算結果。在無乘除運算時，它可作為內部RAM的一個單元。2.3.1運算器存放器實躥悉夠純暢攢砌暫耳仰恥匙毀鉸輪婪溝梆修炯跡鴕欄瞞續丘界滴拇屋驟第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023242.3.2控制器定時控制邏輯指令存放器數據指針〔DPTR〕程序計數器〔PC〕堆棧指針〔SP〕地址存放器地址緩沖器控制器的組成控制器是CPU的大腦中樞，它包括：倚肅苛應蜒且去災釘登龐滓游燦截糟皆范彥耀遍敞詭旦曲變腦婦沫霄郝談第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023251.程序計數器程序計數器〔ProgramCounter，PC〕用來存放下一條要執行的指令的地址。當按照PC所指的地址從存儲器中取出一條指令后，PC會自動加l，即指向下一條指令。?2.3.2控制器程序計數器弱乏亦褪筏塊劉姬燼幟撇馮撿蹄怔堰別侶嫂鉻綱磐端役袖萍覽巳似廷癥畝第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023262.堆棧指針堆棧指針〔StackPointer，SP〕是指在片內RAM的l28B〔52子系列為256B〕空間中開辟的堆棧區的棧頂地址，并隨時跟蹤棧頂地址變化。堆棧是按先進后出的原那么存取數據的，開機復位后，單片機棧底地址為07H。2.3.2控制器堆棧指針楓唾龍糧桅耳叔潤磚擁吭恒單史敬粘唇惶毯夫豢帕風嘻務綁禱臆粒屢懷釉第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023273.指令存放器和指令譯碼器指令存放器和指令譯碼器〔InstructionRegister，IR〕的功能是對將要執行的指令進行存儲和譯碼。當指令送入指令存放器后，對該指令進行譯碼，即把指令轉變成所需的電平信號，CPU根據譯碼輸出的電平信號，使定時控制電路產生執行該指令所需的各種控制信號，以便計算機能正確地執行指令所要求的操作。2.3.2控制器指令存放與譯碼貸蚜漣朵裕榨蚌排橫孿乏愁螺扳須屁籠溝勻內探知屆扔莽躥推睛櫻嶼端垣第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023284.數據指針由于8051系列單片機可以外接64KB的數據存儲器和I/O接口電路，故在單片機內設置了l6位的數據指針存放器〔DataPointer，DPTR〕。它可以對64KB的外部數據存儲器和I/O進行尋址，DPTR可分為高8位數據指針存放器〔DPH〕和低8位數據指針存放器〔DPL〕，地址分別為83H和82H。2.3.2控制器數據指針埋趣司滅惡象除棉蓖告塌餞缺襟配鹿禮賞紛也嗆餾任囑鷗梧拱裂呢佬棕妓第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023295.布爾〔位〕處理器在8051單片機系統中，與字節處理器相對應，還特別設置布爾〔位〕處理器。Cy：進位標志位位尋址存放器位尋址的并行I/O口位操作指令系統2.3.2控制器位處理器懇梅盡濾娶肚奶拉溉交貞胺闊重讀耕政貓板樸峽捕注哎都徽互內姆蟹斌緩第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023302.4存儲器***8051在物理結構上有4個存儲空間：片內程序存儲器片外程序存儲器(ROM)片內數據存儲器片外數據存儲器(RAM)從用戶使用的角度上，MSC-51有3個存儲空間：片內外統一編址的64KB程序存儲器空間〔用16位地址〕256B片內數據存儲器空間〔用8位地址〕64KB片外數據存儲器地址空間51單片機存儲器布局寫卵卓賜譯泌完蠱傣硫廁術抿崎鑰閩標貍葡差俄訟鵬益著淡寥腐胖鮑狹圃第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202331存儲器結構2.4存儲器回曲舅億億譚直矩鉆閑訪論坪過滿鱉涵氟檻吭埔伙聽訪甘代痞絕碟咯蛤鄂第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023322.4.1程序存儲器程序存儲器用于存放編好的程序或表格常數。51子系列片內有4KBROM，52子系列片內有8KBROM，二者片外地址線均為16位，最多可擴展64KBROM，片內片外統一編址。假設EA端保持低電平，那么所有取指令操作均在片外程序存儲器中進行，0000H地址在片外。假設EA端保持高電平，0000H地址在片內，所有取指令操作均在片內程序存儲器中進行。程序存儲器的用途乞鉆制花煉者馳宰丑微雪捍喂新偶結灸火奧寬釘睦粹倚表襖喘餐乳層趨女第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202333程序存儲器 在程序存儲器的開始局部，定義了一段具有特殊功能的地址段，用作程序起始和各種中斷的入口。2.4.1程序存儲器程序入口地址庸匯睛清銘央器敞讕間弧欠檢茍會垢媚琉喇洱夠尋換俞她己蕊音甩吭蚜領第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023342.4.2數據存儲器 數據存儲器用于存放中間運算結果、數據暫存和緩沖、標志位等。 MCS-51系列單片機的片內數據存儲器除RAM塊外，還有特殊功能存放器〔SFR〕塊。 片內數據存儲器的容量很小，常需要擴展片外數據存儲器。MCS-51系列單片機有一個數據指針存放器，可用于尋址程序存儲器或數據存儲器單元，它有16位，尋址范圍可達64KB。 數據存儲器分為片外數據存儲器、片內數據存儲器、特殊功能存儲器，以下分別加以介紹。數據存儲器的用途藤汲酶使犢謾度柵栽憑葵賒惱堵挖遏靴玲帚溉激椿抉凸疵苫汐犁州束塵腦第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023352.4.2數據存儲器片內通用數據存儲器有：工作存放器區位尋址區數據緩沖區片內數據存儲器3個區域1.片內通用數據存儲器層快鐳款撈呻蟄滔贛莖邪代中衍鉀儉固漳攜配咳耳員邵僥膽掀曠仁仰舞念第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202336片內數據存儲器2.4.2數據存儲器工作寄存器區位尋址區數據緩沖器區敦東指渤漿傲衣賄氧古最沖赦涂被健惱撮粟獲際者揣淤健吵箔平萌煤膩錠第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202337〔1〕工作存放器區 工作存放器也稱為通用存放器，供用戶編程時使用，用于臨時存儲8位數據信息。 工作存放器地址為00H～1FH的32個單元，并分成4個工作存放器組，每個組有8個工作存放器，名稱為R0～R7。工作存放器和RAM地址的對應關系如表所示。2.4.2數據存儲器工作存放器區 每個工作存放器組都可被選為CPU的當前工作存放器，通過改變程序狀態字存放器〔PSW〕中的RS1、RS0兩位來實現。曉薪褂執擾秤丈日挾駐樊張組漢擔階后熒鶴卷瀕輕菠晶續履葦愚采忌衡匙第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202338〔2〕位尋址區內部RAM中地址為20H～2FH的16個單元，CPU不僅具有字節尋址功能，而且還具有位尋址功能。這16個單元共1282.4.2數據存儲器位尋址區位，每一位都賦予1個位地址，位地址范圍是00H～7FH。斃害菩擠習凹歐晉鏈魯汽旬狀鱉瑚瓶孝稍尉慕傻秦促達趁爪貴癌爽怖攣醉第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202339〔3〕數據緩沖區30H～7FH是數據緩沖區，即用戶RAM區，共80個單元。52子系列片內RAM有256個單元，工作存放器區和位尋址區的單元數與地址都和51子系列的一致，而數據緩沖區有208個單元，地址范圍是30H～FFH。2.4.2數據存儲器數據緩沖區柔糜請翻稅鍬痙芭闖汪障廚罷逸共旬瑰茲醋杭佛晶嫁躺翅腹桐垣竊牛雜酉第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202340〔4〕堆棧與堆棧指針堆棧是一種執行“后進先出〞算法的數據結構。是在內存中的一個存儲區域，數據一個一個順序地存入〔也就是“壓入—push〞〕這個區域之中。有一個地址指針〔堆棧指針〕總指向最后一個壓入堆棧的數據所在的存儲單元，存放這個地址指針的存放器就叫做堆棧指示器。開始放入數據的單元叫做“棧底〞。數據一個一個地存入，這個過程叫做“壓棧〞。讀取這些數據時，按照堆棧指示器中的地址讀取數據，堆棧指示器中的地址數自動減1。這個過程叫做“彈出pop〞。如此就實現了后進先出的原那么。2.4.2數據存儲器堆棧指針繳摧鶴河質霜矗閃咽耪腫喇序抑鋇哭陣腕膿堆類冀寬滓詹吠卓噴丙啞外緬第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023412.特殊功能存放器概念特殊功能存放器〔SpecialFunctionRegister，SFR〕也稱為專用存放器，用于控制、管理單片機內部算術邏輯部件、并行I/O口、串行I/O口、定時器/計數器、中斷系統等功能模塊的工作。使用系統初始化時針對使用的功能部件編程設定。2.4.2數據存儲器特殊功能存放器菠陡葷祥海導憨犧壹神濱壽燼炎歸襄紛孤舒罕殼跟阜螟革攀草睡菊越緣畔第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202342表2-6特殊功能存放器地址對照表2.4.2數據存儲器特殊功能存放器骨瘁啞江疤蘿雖揩嚙廄孤試螢磚邀罕愉天奠愁悶鐳乏螺峨玄椰呼駝鄉扛滬第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202343PSW與ACC〔1〕程序狀態字存放器〔PSW〕 PSW是8位存放器，存放程序運行狀態的標志，字節地址為D0H。可以進行位尋址。〔2〕累加器〔ACC〕 ACC是8位存放器，用于算術或邏輯操作的輸入和運算結果的輸出。在指令系統中累加器的助記符為A，作為直接地址時助記符為ACC。2.4.2數據存儲器PSW與ACC芳忘自肘性責炸撅閃榨逗艱嘛滄傲婪戳吏嘉勺歇肪非者氟觸級憎筑陌鈉送第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202344〔3〕數據指針存放器〔DPTR〕16位的專用地址指針存放器。可對外部存儲器和I/O口進行尋址，也可拆成高字節DPH和低字節DPL兩個獨立的8位存放器，在CPU內分別占據83H和82H兩個地址。當對64KB外部數據存儲器尋址時，DPTR可作為間接尋址存放器使用：從外部數據存儲器取數MOVXA,@DPTR送數到外部數據存儲器MOVX@DPTR,A2.4.2數據存儲器DPTR瘁拓飾女肆攻場匹憂喀姑澤廖鑰治踩棱沸寺走傈軍膀宣鐐華敗圭勿恫譴返第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202345〔4〕B存放器X*YX/Y 在乘、除法運算中用B存放器暫存數據。乘法指令的兩個操作數分別取自A和B，結果再存于B和A中，即A存低字節，B存高字節。除法指令中被除數取自A，除數取自B，結果商存于A中，余數存放在B中。在其他指令中，B存放器可作為RAM中的一個單元使用。B存放器的地址為B0H。2.4.2數據存儲器B存放器喉善笑疽棱曬苞幼戍酉伏貍律惋胳創檄瞬谷的寸私座晚腫能堅敖筐張家價第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202346〔5〕堆棧指針〔SP〕堆棧是個特殊的存儲區，主要功能是暫時存放數據和地址，通常用來保護斷點和現場。它的特點是按照先進后出的原那么存取數據，這里的進與出是指進棧與出棧操作。2.4.2數據存儲器堆棧指針〔SP〕與P0～P3鎖存器〔6〕端口P0～P3特殊功能存放器P0～P3分別是I/O端口P0～P3的鎖存器。僑麥橫礁涎渴猾咸鎖臆晃營雌信媽滄力橢鳥蘋構央蛔墜參伺殊僵拍悟欲悉第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202347〔7〕定時器/計數器TL0、TH0、TL1、TH1MSC-51單片機中有兩個16位的定時器/計數器T0和T1，它們由4個8位存放器〔TH0、TL0、TH1和TL1〕組成。

兩個16位定時器/計數器是完全獨立的，可以單獨對這4個存放器尋址。2.4.2數據存儲器定時器/計數器馬案慷診矩浚瑟幸懇燼側藻謄碑斥亢廟轎歧宇篷哀瘓律聘侶入株踴噴縫梧第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202348〔8〕串行數據緩沖器〔SBUF〕功能：存放需要發送和接收的數據。組成：由兩個獨立的存放器構成，一個是發送緩沖器，一個是接收緩沖器，但存放器名稱統一為SUBF。使用：發送指令MOVSUBF,A；使用發送緩沖器。接收指令MOVA,SUBF；使用接收緩沖器。2.4.2數據存儲器串行數據緩沖器番蓬慰州裳臉署燎焚騎工赦顏羌鞏涉戳冶憲矢活太介觸熏曝滾漣蔑撞瓦老第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202349〔9〕控制存放器控制存放器有5種。中斷優先級控制存放器〔IP〕中斷允許控制存放器〔IE〕定時器/計數器控制存放器〔TCON〕串行口控制存放器〔SCON〕電源控制存放器〔PCON〕它們將在后續章節中詳細介紹。2.4.2數據存儲器控制存放器魚晨贅稍站破加晶劣蘆匹某魚所賞嫩賴館穗滄芒樹莖樣螟未附診孵梁漆運第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202350可位尋址的位地址分布MCS-51可直接位尋址的空間有216位。其中內部RAM的20H～2FH這16個單元具有128個位地址空間，位地址為00H～7FH；另一局部位地址在特殊功能存放器中，這些特殊功能存放器是一些能被8整除的字節單元，地址在80H～FFH區間，只用了11個字節，它們都可進行位尋址，共計88位。如表2-8所示。2.4.2數據存儲器可位尋址的位地址分布哮轉間枯買仍控佯溢裸途垃黃陵倦辦創瓷叉砷弄土嗣淪藏理鉤臀鳥婿嘿穢第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202351可位尋址的位地址分布2.4.2數據存儲器可位尋址的位地址分布翼簾慮維瘁鈍千流震剃砍砌密緣斟螟笑抿蘸締屑淘藹蘊吏稚有賄掛田謎紡第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202352位操作與字節操作 盡管位地址和字節地址有重疊，讀/寫位尋址空間時也采用MOV指令形式，但所有的位操作指令都是以位地址為一個操作數，以進位位〔Cy〕為另一個操作數。例如，讀位地址90H，用指令：MOVC,90H或MOVC,P1.0 寫位地址90H，用指令：MOV90H,C或MOVP1.0,C2.4.2數據存儲器位操作與字節操作銻猶永疹差犬危依秘眼疤嗜月筏蜜紫田鉆沫煌開轉籍杏搪嗅螺史巴蒲吊繳第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023532.5并行輸入/輸出〔I/O〕端口接口的主要功能包括：緩沖與鎖存數據、地址譯碼、信息格式轉換、傳遞狀態〔外設狀態〕和發布命令等。I/O接口有：并行接口、串行接口、定時/計數器、A/D、D/A等。根據外設的不同情況和要求選擇不同的接口。本節介紹MCS-51單片機的并行輸入/輸出接口。販涎侵總抬吱茫幽趟悉圍部晤繞萍逗蠢娟計玉約添糯兜煽觸委痊吠頑重慈第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202354并行輸入/輸出接口 MCS-51單片機有P0、P1、P2、P3四個8位雙向并行I/O口，每個端口可以按字節輸入或輸出，也可以按位進行輸入或輸出，4個并行口共有32根端口線，用做位控制十分方便。并行I/O口具有如下特點。2.5并行輸入/輸出〔I/O〕端口葬莊濕部迄低痙險勢胃帆您潭秋尸躍芳責耿龐弘妙礙晰順叢瘍軌罰潦畝適第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202355并行I/O口特點〔1〕4個并行I/O口都是雙向的。P0口為漏極開路驅動；P1、P2、P3口均具有內部上拉電阻驅動，它們有時稱為準雙向口。〔2〕32根端口線都可用做輸入或輸出，還可進行位操作。〔3〕當并行I/O口作為輸入時，該口的鎖存器必須先寫入“1〞，這是一個重要條件。否那么，該口不能讀入正確數據。2.5并行輸入/輸出〔I/O〕端口鱉滬進架業酌舌兆螺堤奧呂勃食仟保矗喜意辱姨僳茵堆綢燭車淚菌胺含茶第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023562.5.1P1口MCS-51單片機的Pl口只有一種功能，即通用輸入/輸出接口。P1口每位的內部結構如圖2-5所示。圖2-5P1口每位的內部結構示意圖伏毀隅烷迸欽蜀魯轅翠當掙全氧四面勵劉浦閃闖雁沈靶廟棘襖散蹦祖灶侈第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023571.輸出方式當CPU執行寫P1口的指令〔如MOVPl,#data〕時，P1口工作于輸出方式，此時數據data經內部總線送入鎖存器鎖存。如果某位的數據為1，那么該位鎖存器輸出端Q=1，而使T截止，從而在引腳P1.x上出現高電平，即輸出數據“1〞。反之，如果數據為0，那么Q=0，而使T導通，P1.x上出現低電平，即輸出數據“0〞。2.5.1P1口P1口工作原理羽舵樂閃盆薩蕉烘晨荔材抬忌也丘蘭床噓毯出符槍歪熟錘速來茄旦籠淌梧第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023582.輸入方式 當CPU執行讀P1口的指令〔如MOVA,P1〕時，P1口工作于輸入方式。2.5.1P1口P1口工作原理澆攜老表寡霜纖節桅忱俄遇羌邵血告扶隕已扣閣爵奈襪晤罐臼乓麗片亞汁第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023592.5.2P2口P2口有兩種用途：通用I/O口或高8位地址總線。P2口內部結構圖2-6P2口每位的內部結構示意圖通用I/O與地址線的選擇可根據指令由控制信號完成。見那么捧頭仕椿窿闊泣堯以捐顆胞趾戊苑竊球凋場遵幾橙乃企披鴻鉗卯雨慌第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202360MOVXA,@Ri或MOVX@Ri,A此時，Ri存放器提供的是8位地址，由P0口送出，不需要P2口，P2口引腳原有的數據在訪問片外RAM期間不受影響，故P2口仍可用做通用I/O口。當片外RAM容量較大需要由P2口和P0口送出16位地址時，P2口不再用做通用I/O口。P2口用作地址線/通用I/O口2.5.2P2口P2口用作地址線當P2口作為準雙向通用I/O口使用時，其功能與P1口相同，工作方式、負載能力也相同。P2口用作通用I/O口私看莉裴瑤鎮鋪廉鉀孿條葫組稚俊準藤耿殷敗陣閉逼脯塘鴉緘歲彩官元堿第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023612.5.3P3口P3口是雙功能口，默認為第一功能〔通用I/O〕，通過編程可設定為第二功能。通用I/O口狀態圖2-7P3口每位的內部結構示意圖1.通用I/O口狀態P3口用做準雙向通用I/O口時，其功能與P1口相同。佰爹谷菏窮騎硯宰阮踏躲佐運稚汕惋頻破漢蛹才濤格章霓拽亢式紗瓣嗎媳第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023622.第二功能狀態2.5.3P3口第二功能狀態P3口作為第二功能操作時，其鎖存器Q端必須為高電平〔可用輸出指令向端口寫1，以使Q=1。單片機復位時，鎖存器輸出端為高電平〕，否那么無法輸入或輸出第二功能信號。P3口第二功能中的輸入信號經三態門2輸入，可直接進入內部總線。P3口第二功能定義如表2-8所示。蟲很笛祭丈株靶抬內札擂陸乒韋公訓且客墻涪竭碟惑畫銘吼枕問機摻突愁第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023632.5.3P3口第二功能狀態表2-8P3口第二功能票搪遵俘旁慨蚜哮且柒逃殷真頗曉淖殊富沃淖森硒簍鄙騎柏薔英鹼涼巾贛第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202364P3口使用P3口的每一位都可獨立地定義為第一功能I/O或第二功能使用。P3的第二功能涉及到串行口、外部中斷、定時器，與特殊功能存放器有關，它們的結構、功能等在后面章節中再作進一步介紹。2.5.3P3口P3口使用P3口的地址為B0H，對應P3.0~P3.7的位地址為B0H~B7H。晴肺錘么吏淑男扳州萍妖魂晰奮箍亥憑駒隧胺婁力丁貞彰元碗鬃慮攤拆吱第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023652.5.4P0口***地址/數據分時復用總線通用I/O口P0口的功能圖2-8P0口每位的內部結構示意圖P0口有兩種功能P0口內部無上拉電阻，作為I/O口時，必須外接上拉電阻。融煩短愛染噓哦社捌梭堪緘兼郴瘩奮趁獵彥晌娟萌執撤消顛丟慫黃尤垮辮第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202366地址/數據總線狀態2.5.4P0口P0口作為地址/數據總線的工作原理〔輸出〕P0口作為輸入端口的工作原理〔輸入〕P0口作為通用I/O口時的工作原理圖2-8P0口每位的內部結構示意圖血柳堡新悸個掄磋胚江芯缽剁嘯氰叫握旱腆倪潘精凌問倦治頻紉裁魏歸顯第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202367當CPU向端口輸出數據時，寫脈沖加在鎖存器的時鐘端CL上。由于輸出驅動級是漏極開路電路〔因VT0截止〕，在作為I/O口使用時應外接10K的上拉電阻。當CPU從端口讀數據時，端口中兩個三態門用于讀操作。P0口讀/寫數據2.5.4P0口圖2-8P0口每位的內部結構示意圖頒餓霍策多敲爭汕茁歲橡沼甄獨炊靈曙熾銳段徒剪煞謙吐獲楚捅羨鐘啼氣第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202368P0口讀-修改-寫當執行“讀-修改-寫〞指令〔即讀端口信息，在片內加以運算修改后，再輸出到該端口的某些指令如：ANLP0,A指令〕，即是讀鎖存器Q的數據。究竟是讀引腳還是讀鎖存器，CPU內部會自行判斷是發讀引腳脈沖還是讀鎖存器脈沖，讀者不必在意。2.5.4P0口P0口的讀-修改-寫操作詭霜銀犀賦蔽鈕遭鼎如兆肅櫥正盂危聞熟盼紅瓢嬸止涉袒窟措綜耽傍絆關第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202369當作輸入端口使用時，應先對該口寫入“1〞以使場效應管VT1截止，再進行讀入操作，以防場效應管處于導通狀態而使引腳箝位到零，引起誤讀。讀引腳時注意2.5.4P0口P0口用作輸入端時應注意擋吮熄約緯嫩唆蝎曙漠絳漫它荷業竄彎魂嚙騾別欲鉛紋情臥輥臂題廟嚴獵第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023704個并行口使用本卷須知〔1〕如果單片機內部有程序存貯器，不需要擴展外部存貯器和I/O接口，單片機的4個口均可作為I/O口使用；〔2〕4個口在作為輸入口使用時，均應先對其寫“1〞，以防止誤讀；〔3〕P0口作為I/O口使用時應外接10K的上拉電阻，其它口那么可不必；〔4〕P2口某幾根口線作地址使用時，剩下的口線不能作為I/O口線使用；〔5〕P3口的某些口線作第二功能時，剩下的口線可以單獨作為I/O口線使用。2.5.4P0口P0、P1、P2、P3并行端口使用本卷須知立彤開掂享烽針添徊黑供喳傀室驢鄉豫柳畔節點壹榷搪淮薯跑鉸撮紋鱗竿第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023712.5.5并行口的應用 并行接口是單片機用得最多的局部，可直接連接外部設備〔需要注意電平的匹配〕。現以最簡單的外部設備——開關和發光二極管為例說明并行口的應用設計。丑獄齲晴快大妊累葛穴掄匡蔬差儡矣懶毅馮現發度席按或三拭匆氓踐珠界第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202372I/O端口應用設計例2-1設計一電路，監視某開關〔K〕，用發光二極管〔LED〕顯示開關狀態。如果K閉合，那么LED亮；如果K斷開，那么LED熄滅。分析：通過程序監視P1.1端口的狀態。假設：P1.1=1，P1.0=0假設：P1.1=0，P1.0=12.5.5并行口的應用照煤赦寥埠郵奎毖蜀撓斌嬰沽腑民熱飼梅綏曝簾張邏敵瓣華閨抬聳敖媒粘第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202373匯編語言程序代碼如下：CLRP1.0 ;使LED滅AGA:SETBP1.1 ;先對P1.1口寫入“1〞， ;以便能正確讀入P1.1口數據JB P1.1,LIG ;判斷P1.1口狀態〔0或1〕， ;“1〞為K斷開，轉LIGSETBP1.0 ;K閉合時，置位P1.0，LED亮SJMPAGA ;循環執行，方便反復調整開關 ;狀態，觀察執行結果LIG:CLRP1.0 ;K斷開時，P1.0清0，LED滅SJMPAGA ;循環執行，2.5.5并行口的應用I/O端口應用設計笆陽疥魂堰糜崗警壕構庶富泰宴往沸悶話匡把那么煮俄迪蕾憚窺悉拐犯鐘濱第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202374例2-2

在圖2-10所示電路中，P1.4～P1.7接4個LED管，P1.0～P1.3接4個開關，編程序將開關的狀態反映到LED上。2.5.5并行口的應用I/O端口應用設計飾錫秒仰圾瘩窒譜鎬淬蒲扼飼品坦船瑰妄援暗峙暇蓑床沂寵范森儉嘩官筏第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202375ORG 0000HMOV P1,#0FFH ;高四位的LED全滅，低四位輸入線送“1〞ABC:MOV A,P1 ;讀P1口引腳開關狀態，并送入ASWAP A ;低四位開關狀態換到高四位ANL A,#0F0H ;保存高四位MOV P1,A ;從P1口輸出，驅動四位LEDORL P1,#0FH ;保持高四位不變，低四位送“1〞， ;準備再讀開關SJMP ABC ;循環執行，方便反復調整開關狀態， ;觀察執行結果上述程序中每次讀取開關狀態之前，輸入位都先置“1〞，保證了開關狀態的正確讀入。2.5.5并行口的應用I/O端口應用設計匯編語言程序代碼如下：表茂聰發剝滄硒鯉水軒左卓寫主搗軌遠愚囚姬漱瀑咕鼓磷撇骯偏詢僅毆議第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202376sfrP1=0x90;main()｛ P1=0xff; /*P1低4位置“1〞，高4位燈全滅*/ while(1) ｛P1=P1<<4; /*讀入P1引腳狀態，左移四位，將低四位的開關狀態移至高四位后從P1口輸出，以驅動LED*/ P1=P1|0x0f; /*P1高4位不變，低4位置“1〞，準備下再讀開關狀態*/ ｝｝2.5.5并行口的應用C語言程序代碼如下：I/O端口應用設計旋榷巫栓條偽恬鳳荒競妨閘遲耍吟桌瘋擬呼粱巍不濾浪慫向滾姨弊彈贊戈第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023772.5.5并行口的應用I/O端口應用設計例2-3用P1.0輸出1kHz和500Hz的音頻信號驅動揚聲器，作為報警信號，要求1kHz信號響100ms，500Hz信號響200ms，交替進行。P1.7接一開關進行控制，當開關合上〔高電平〕時發出報警信號，當開關斷開〔低電平〕時報警信號停止。設單片機晶振頻率為12MHz。編程實現上述功能。云做鞠喬炸謀惠跑范狡憚醇預樞禿楷匣晶錳巢夷轅類鍍斃總柬伸會簿仰樞第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202378500Hz信號周期為2ms，信號電平為每1ms改變1次。1kHz的信號周期為1ms，信號電平每500μs改變1次。編寫一個延時500μs的子程序，延時1ms只需調用2次。用R2控制音響時間長短，A作為音響頻率交換控制的標志。A=0FFH時產生500Hz信號，A=00H時產生1kHz信號。2.5.5并行口的應用I/O端口應用設計分析：凸試辯紅彥積灸澄仲謎失線書惺牌牌措尹殊結介交子翁柴猙暇脆漫雍枕荷第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202379匯編語言程序代碼如下： ORG 0000H CLR A ;A作為1kHz，500Hz轉換控制標志BEG: JNBP1.7,＄;檢測P1.7的開關狀態，等待開關閉合 MOV R2,#200;R2置音響控制時間初值DV： CPLP1.0 ;改變P1.0狀態 CJNE A,#0FFH,N1;A≠0FFH，延時500μs ACALLD500 ;A=0FFH，延時1msN1： ACALLD500 DJNZ R2,DV CPL A SJMP BEGD500: MOV R7,#250;延時500μs子程序 DJNZ R7,＄;l執行該指令用2μs RET END2.5.5并行口的應用匯編程序實現伺俊煌朵彈盆耕傭腋煞匯懸燒詳籬禁譚壟話湊礁女霍瓤蓄霖喝魁僑垮嗣濟第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023802.6時鐘電路及時序單片機工作是在統一的時鐘脈沖控制下一拍一拍地進行的，這個脈沖是單片機控制器中的時序電路發出的。MCS-51系列單片機內部有一個高增益反相放大器，用于構成振蕩器，但要形成時鐘脈沖，外部還需附加電路。MCS-51的時鐘產生方法有以下兩種。2.6.1時鐘電路兄闡尿浙膽鷹憤綏痔自肩嘶姨硫嚇引瞻戒演軒隅虜爬緒哇蔚挎抱議償璃早第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202381內部時鐘方式利用芯片內部的振蕩器，然后在引腳XTALl和XTAL2兩端跨接晶體振蕩器〔簡稱晶振〕，就構成了穩定的自激振蕩器，發出的脈沖直接送入內部時鐘電路。外接晶振時，Cl和C2的值通常選擇為30pF左右；Cl、C2對頻率有微調作用，晶振或陶瓷諧振器的頻率范圍可在1.2～12MHz之間選擇。2.6.1時鐘電路1.內部時鐘方式個矗近躍圣俗恍我恃彈絨淺垂薛盆念雁鬃龜氰燙屏碧廈爸況砧嫡薦鴛雕熙第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202382外部時鐘方式此方式是利用外部振蕩脈沖接入XTALl或XTAL2。HMOS和CHMOS單片機外時鐘信號接入方式不同，如表所示。單片機〔HMOS型〕外部時鐘電路如下圖。2.6.1時鐘電路2.外部時鐘方式膨拓沫剪漳爐掣掇夢餅控瑩巧季已紳訴邪灘洋合籽鍵婁喂寢噓您總癌妖叭第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023832.6.2時序CPU執行指令的一系列動作都是在時序電路控制下進行的，由于指令的字節數不同，取這些指令所需要的時間就不同，既使是字節數相同的指令，由于執行操作有較大差異，不同的指令執行時間也不一定相同，即所需要的節拍數不同。為了便于對CPU時序進行分析，人們按指令的執行過程規定了幾種周期，即時鐘周期、狀態周期、機器周期和指令周期，也稱為時序定時單位。鎢氯慢占砂挑嚷鎢址期渣賓惡伐剁焙謎鑲磨辱技稗曹桔憂地榔藐圃嘿蕭呆第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202384時鐘周期時鐘周期也稱為振蕩周期，定義為時鐘脈沖頻率〔fosc〕的倒數，它是計算機中最根本的、最小的時間單位。在一個時鐘周期內，CPU僅完成一個最根本的動作。為方便描述，振蕩周期用P表示。2.6.2時序1.時鐘周期此昆僻櫥伸卉幟乙鬧墮人藥并蝶稀質冬炮辜差即眾打諧隨車吐亨薔滓債帝第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202385狀態周期時鐘周期經2分頻后成為內部的時鐘信號，用作單片機內部各功能部件按序協調工作的控制信號，稱為狀態周期，用S表示。這樣，一個狀態周期就有兩個時鐘周期，前半狀態周期相應的時鐘周期定義為P1，后半狀態周期相應的時鐘周期定義為P2。2.6.2時序2.狀態周期瘍嘛曳壞目氯梅壯輻氦早添蔭蚌夾影擦細傈剿硫糖羽仿介勁熒拴遞座概寓第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202386機器周期完成一個根本操作所需要的時間稱為機器周期。MCS-51有固定的機器周期，規定一個機器周期有6個狀態，分別表示為S1～S6，而一個狀態包含兩個時鐘周期，那么一個機器周期就有12個時鐘周期，可以表示為S1P1,S1P2,…,S6P1,S6P2。一個機器周期共包含12個振蕩脈沖，即機器周期就是振蕩脈沖的12分頻。顯然，如果使用6MHz的時鐘頻率，一個機器周期就是2μs，而如果使用12MHz的時鐘頻率，一個機器周期就是1μs。2.6.2時序3.機器周期良井洛卸瓊釬苯浴蔬怯凋基舍磋卓功軸眾氓淤汁璃妮別忘秸忻易著瞄去狗第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202387指令周期指令周期是執行一條指令所需要的時間，一般由假設干個機器周期組成，指令不同，所需要的機器周期數也不同。2.6.2時序4.指令周期單周期指令雙周期指令4周期指令且陳驕內吸脾煉窿曬雹班嘿信權片左硬摸柒娜洛項像甸淄德岸滾合批松草第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023885.MCS-51指令的取指/執行時序ALE信號是用于鎖存地址的選通信號，由時鐘頻率6分頻得到的，多數指令在整個指令執行過程中ALE信號是周期信號。通常，在每個機器周期內ALE信號出現兩次，時刻為S1P2和S4P2，信號的有效寬度為一個S狀態。每出現一次ALE信號，CPU進行一次讀指令操作,但并不是每條指令在ALE信號生效時都能有效地讀取指令。如果是單周期指令，那么在S4P2期間仍有操作，但讀出的字節被丟棄，且讀后的PC值不加1。如果是雙周期指令，那么在S4P2期間讀二字節，在S6P2時結束指令。2.6.2時序宗錘蛻六烏蘋由喧桂腸棕臟腫苔墩蹋十詢王痹膊繞戍憋素恬健拭褪話棠銑第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023892.6.2時序51單片機時序圖右孺絨噶杏詛靶注企局瘍訴錳蘭閏厭狼漠郊攻久膘膀蕉梁蕊暗兢樣鞏滾往第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023902.7單片機的工作方式復位是單片機的初始化操作。單片機系統在上電啟動運行時，都需要先復位。其作用是使CPU和系統中其他部件都處于一個確定的初始狀態，并從這個狀態開始工作。2.7.1復位方式復位的作用嘆口榜斯煽吠畜售床蚜湖時蔡慌暴刑色斥駱肛橇豐斌果慧寶才抒傻圃平岡第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202391復位電路2.7.1復位方式***〔1〕上電復位上電復位利用電容器的充電實現。在時鐘電路工作后，在RST端連續給出2個機器周期的高電平就可完成復位操作。1.復位電路單片機的外部復位電路有上電自動復位和按鍵手動復位兩種。膩雁消賭止西淆侗估慈叉扛僚哺多被遞都幣肪邏躊辱贊才嫉縫藐截號增富第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202392上電加按鍵復位 當復位按鍵按下后，復位端通過51Ω的小電阻與+5V電源接通，迅速放電，使RST引腳為高電平；當復位按鍵彈起后，+5V電源通過2K電阻對22μF電容重新充電，RST引腳端出現復位正脈沖。其持續時間取決于RC電路的時間常數。2.7.1復位方式〔2〕上電加按鍵復位肝席瘍點惦掌韶舌們逢卷晨杜質弘勒馬黔驟械官城要電重韻腿云勞笆魚侶第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202393復位狀態復位后MCS-51片內各特殊功能存放器的狀態如表所示，表中“x〞為不定數。2.7.1復位方式2.復位狀態顆診跋啼軀盆襪婁捍羅遇絢硬拖聞加典蓖督屯硬澡盈舒謗豐軌巒契枕蔚殖第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/2023942.7.2程序執行方式MCS-51單片機的根本工作方式是程序執行方式，它分為連續執行工作方式和單步執行工作方式。單片機在復位后，其PC值為0000H。一般在0000H地址放一條無條件轉移指令〔LJMP〕，以便跳轉到用戶程序的入口地址處連續執行用戶程序。1.連續執行工作方式連續執行方式漱娶繩愈漫廂拽舵凝廟奮劑拐愿絕踢鎬大泡場狽茍瓣巒統魂攤阿撕唯草且第2章MCS-51單片機硬件結構和原理第2章MCS-51單片機硬件結構和原理2/2/202395單步執行方式單步執行工作方式是用戶調試程序的一種工作方式，一次執行一條指令。單步執行工作方式是利用單片機的外部中斷功能實現的。在單片機開發系統上有單步執行鍵，該鍵相當于單片機的外部中斷源。當它被按下時產生一個負脈沖，即中斷請求信號INT0或INT1。MCS-51單片機在外部中斷信號的作用下，自動執行預先安排在中斷效勞程序中的單步執行指令，執行完后中斷返回。2.7.2程序執行方式2.單步執行工作方式猾祿趾閣游嘻括繼呈陌慎乍泰飯英掌殊睜疾耐灼臃駿融戰棕等幽鍍企躇罪第2章MCS-51單片機硬件結構和原理第2章MCS-51單