第5章復習要點第5章數字邏輯電路本章主要內容5.3時序邏輯電路的分析5.1邏輯函數基礎5.2組合邏輯電路的分析1.“與”門電路即：有“0”出“0”，

全“1”出“1”Y=ABC邏輯表達式：邏輯符號：&ABYC00000010101011001000011001001111ABYC“與”門邏輯真值表2.“或”門電路即：有“1”出“1”，

全“0”出“0”Y=A+B+C邏輯表達式：邏輯符號：ABYC>100000011101111011001011101011111ABYC“或”門邏輯真值表3.“非”門電路10邏輯表達式：10AY“非”門邏輯真值表邏輯符號1AY4、與非門與非門的邏輯功能：有0出1；全1出0。與非門真值表或非門的邏輯功能：全0出1；有1出0。或非門真值表5、或非門6.與或非門異或門功能：相異出1；相同出0。異或門真值表7.異或門同或門真值表同或門功能：相同出1；相異出0。8.同或門5.1邏輯函數基礎5.1.1邏輯函數的表示方法1、真值表ABCY00000010010001111000101111011111由真值表寫出邏輯式的步驟：ABCY00000010010001111000101111011111ABCABCABCABC+++Y=2、邏輯式（邏輯函數表達式）邏輯式是把輸出與輸入之間的邏輯關系用與、或、非等運算來表達的邏輯函數。找出真值表中使輸出變量Y為1的項；(2)將每一個Y為1的項，其輸

入變量按值為1時寫成原變量，

值為0時寫成反變量組合成一

個乘積項；(3)將這些乘積項相加，即得Y的邏輯式。3.邏輯圖運算次序為先非后與再或，因此用三級電路實現。由邏輯符號及相應連線構成的電路圖。☆根據邏輯式畫邏輯圖的方法:將各級邏輯運算用相應邏輯門去實現。例如畫

的邏輯圖反變量用非門實現與項用與門實現相加項用或門實現基本邏輯關系小結

邏輯

符號

表達式與&ABYABY≥1或非1YAY=ABY=A+B與非&ABY或非ABY≥1異或=1ABYY=AB例2試寫出下圖所示邏輯圖的邏輯式。解：邏輯圖分別由與非門、或門和非門構成，根據門電路的邏輯符號，即可寫出其邏輯式為4.邏輯函數表示方法的相互轉換邏輯函數的三種表示方法可以相互轉換，即可由真值表寫出邏輯式；或由邏輯式畫出邏輯圖；也可根據邏輯圖寫出邏輯式等。例3已知邏輯式為試畫出其邏輯圖。解：用邏輯符號代替邏輯式中的運算符號，畫出邏輯圖如下圖所示。5.1.2邏輯函數的化簡1、邏輯代數的基本公式德·摩根定理（反演律）2、邏輯函數的代數化簡法邏輯函數的最簡形式：門的個數少、門的種類少、連線少（1）

利用還原律和摩根定律進行變換，有：只要用一種與非門集成芯片就可以實現其邏輯電路例3化簡1.應用邏輯代數運算法則化簡（1）并項法例4化簡（2）配項法&&&&ABCF要求用與非門設計電路將與或式轉變為與非式：5.2組合邏輯電路的分析

數字電路按其完成邏輯功能的不同特點，可劃分為組合邏輯電路和時序邏輯電路兩大類。一、組合邏輯電路

由門電路組成的邏輯電路叫組合邏輯電路。組合邏輯電路特點：－－電路無記憶功能即：組合電路在任一時刻的輸出狀態僅由該時刻的輸入信號

決定，而與電路原來的狀態無關☆

分析的主要步驟如下：

(1)由邏輯圖寫表達式；根據給定的邏輯電路，從輸入端開始，逐級推導出輸出端的邏輯函數表達式。

(2)化簡表達式；

(3)列真值表；根據輸出函數表達式列出真值表。

(4)描述邏輯功能。用文字概括出電路的邏輯功能。5.2.1組合邏輯電路的分析所謂組合邏輯電路的分析，就是根據給定的邏輯電路圖，求出電路的邏輯功能。③④邏輯圖邏輯表達式最簡表達式真值表確定功能②①5.2.2常見中規模組合邏輯器件1、半加器真值表00101001Ai

BiSi

Ci00011011兩個一位二進制數本位和進位加法器:

實現二進制加法運算的電路，可分為半加器

和全加器。AiBiSi

CiCO∑半加器2、全加器真值表Ai

Bi

Ci-1Si

Ci00000101100111101010101本位和向高位的進位0

0

10

10

0

110

0

10

111來自低位的進位

列編碼表：

四位二進制代碼可以表示十六種不同的狀態，其中任何十種狀態都可以表示0~9十個數碼，最常用的是8421碼。000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD碼編碼表

譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。(1)二進制譯碼器8個3位譯碼器二進制代碼高低電平信號4.譯碼器（3）顯示譯碼器將用二進制代碼表示的數字、文字、符號翻譯成人們習慣的形式,并直觀地顯示出來的電路。常用的顯示器件:半導體數碼管、液晶數碼管、熒光數碼管、輝光數碼管等。※七段數字顯示器（LED）10010111111Q3Q2Q1Q0agfedcb譯碼器二十進制代碼(共陰極)abcdefggfedcba

半導體字顯示器的結構：例：共陰極接法abcdefg011000011

0

110

1低電平時發光高電平時發光共陽極接法abcgdef+dgfecbagfedcba共陰極接法abcdefg

5.3時序邏輯電路分析5.3.1觸發器

觸發器RS觸發器JK觸發器D觸發器T觸發器T′觸發器能夠存儲1位二值信號的基本單元電路統稱為觸發器。觸發器是構成時序邏輯電路的基本單元電路。（2）按數字的增減趨勢（1）按計數進制

（3）按觸發器是否由同一計數脈沖控制

計數器主要用于對時鐘脈沖計數，分頻、定時的時序電路二進制計數器二-十進制計數器Ｍ進制計數器加法計數器減法計數器可逆計數器同步計數器異步計數器5.3.3計數器

異步計數器小結：異步計數器的各觸發器的時鐘脈沖端不是全都連接在CP上，其動作有先后之分，但其電路結構較這簡單。（2）同步計數器所謂“同步”是各觸發器的時鐘端CP

都連接在一起，即觸發器的狀態變換和計數脈沖同步，這是與“異步”的不同之處，同步計數器的速度比異步計數器快。四位同步二進制加法計數器3、任意進制計數器實現方法：一般用現有的中規模(MSI)計數器芯片的清零端或置數端，讓電路跳過某些狀態來獲得假設已有的芯片是M進制計數器，若要得到N進制計數器：（1）若N<M，只要一塊芯片即可實現，常采用置零、置數的方法來構成N進制計數器（2）若N>M，則需要多塊芯片通過級連來擴大容量。※四位同步二進制加法計數器集成芯片74161(a)邏輯符號（b）引腳排列圖D0~D3：并行輸入數據端Q0~Q3：計數器狀態輸出端異步清零端同步置數端CO：進位信號輸出端EP、ET：工作狀態控制端CP：時鐘脈沖端74LS161邏輯功能表①異步清零功能。當=0時，計數器異步清零：即所有觸發器立刻清零，計數器輸出狀態Q3Q2Q1Q0=0000。②同步并行置數功能。當時，在CP上升沿的作用下，并行輸入數據D3

D2

D1D0，使計數器的輸出端狀態Q3Q2Q1Q0=D3

D2

D1D0。③保持功能。當

時，若ET·EP=0，則計數器將保持原來狀態不變。對于進位輸出信號則會有兩種情況：ET=1，CO=Q3Q2Q1Q0；若ET=0，CO=0。74LS161邏輯功能表

④計數功能。當

時，若ET=EP=1，則在時鐘脈沖CP上升沿的連續作用下，計數器的Q3Q2Q1Q0狀態將按0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111→0000的次序循環變化，完成四位二進制（十六進制）加法計數。例6試用74161構成一個十二進制計數器。解：74161是一個十六進制計數器，因它有異步清零與同

步置數端，故用置零法或置數法都可構成所需進制

的計數器。(1)用置零法，即利用異步清零端將計數器復位。①

寫出狀態SN的二進制代碼：SN＝S12＝1100.②求異步清零端（低電平有效）的邏輯表達式：

③畫連線圖。根據7