數(shù)字電子技術實驗內(nèi)容實驗一基本邏輯門電路實驗數(shù)字電子技術實驗內(nèi)容實驗一基本邏輯門電路實驗一、基本邏輯門電路性能（參數(shù)）測試（一）實驗目的１.掌握TTL與非門、或非門和異或門輸入與輸出之間的邏輯關系。２.熟悉TTL中、小規(guī)模集成電路的外型、管腳和使用方法。（二）實驗所用器件ｌ.二輸入四與非門74LS001片２.二輸入四或非門74LS021片３.二輸入四異或門74LS861片一、基本邏輯門電路性能（參數(shù)）測試（一）實驗目的一、基本邏輯門電路性能（參數(shù)）測試（三）實驗內(nèi)容１．測試二輸入四與非門74LS00一個與非門的輸入和輸出之間的邏輯關系。２．測試二輸入四或非門74LS02一個或非門的輸入和輸出之間的邏輯關系。３．測試二輸入四異或門74LS86一個異或門的輸入和輸出之間的邏輯關系。一、基本邏輯門電路性能（參數(shù)）測試（三）實驗內(nèi)容一、基本邏輯門電路性能（參數(shù)）測試（四）實驗提示1.將器件的引腳７與實驗箱的“地（GND）”連接，將器件的引腳１４與實驗箱的十5Ｖ連接。2.用實驗臺的電平開關輸出作為被測器件的輸入。撥動開關，則改變器件的輸入電平。3.將被測器件的輸出引腳與實驗箱上的電平指示燈(LED)連接。指示燈亮表示輸出低電平（邏輯為０），指示燈滅表示輸出高電平（邏輯為1）。一、基本邏輯門電路性能（參數(shù)）測試（四）實驗提示（五）實驗接線圖及實驗結果

7400中包含４個二輸入與非門，

7402中包含４個二輸入或非門，

7486中包含４個二輸入異或門，它們的引腳分配圖見附錄。下面各畫出測試7400第一個邏輯門邏輯關系的接線圖及測試結果。測試其它邏輯門時的接線圖與之類似。測試時各器件的引腳７接地，引腳１４接十５Ｖ。圖中的Ｋ1、Ｋ2接電平開關輸出端，LED0是電平指示燈。（五）實驗接線圖及實驗結果

1、測試74LS00邏輯關系接線圖及測試結果

1、測試74LS00邏輯關系接線圖及測試結果

2、測試74LS02邏輯關系接線圖及測試結果

2、測試74LS02邏輯關系接線圖及測試結果3、測試74LS86邏輯關系接線圖及測試結果3、測試74LS86邏輯關系接線圖及測試結果二、TTL、HC和HCT器件的電壓傳輸特性(一)、實驗目的１.掌握TTL、和HC器件的傳輸特性。(二)、實驗所用器件１.二輸入與非門７４ＬＳ０01片２.二輸入與非門７４ＨＣ０01片*

二、TTL、HC和HCT器件的電壓傳輸特性(一)、實驗目二、TTL、HC和HCT器件的電壓傳輸特性（五）、實驗接線圖及實驗結果１.實驗接線圖

由于74LS00、74HC00的邏輯功能相同，因此三個實驗的接線圖是一樣的。下面以第一個邏輯門為例，畫出實驗接線圖（電壓表表示電壓測試點）如右圖二、TTL、HC和HCT器件的電壓傳輸特性（五）、實驗接二、TTL、HC和HCT器件的電壓傳輸特性（三）、實驗內(nèi)容１.測試TTL器件７４ＬＳ０0一個非門的傳輸特性。２.測試HC器件７４ＨＣ０0一個非門的傳輸特性。

二、TTL、HC和HCT器件的電壓傳輸特性（三）、實驗內(nèi)二、TTL、HC器件的電壓傳輸特性（四）、實驗提示１.注意被測器件的引腳７和引腳１４分別接地和十5Ｖ。２.將實驗箱上４.７ＫΩ電位器RTL的電壓輸出端連接到被測非門的輸入端，RTL的輸出端電壓作為被測非門的輸入電壓。旋轉(zhuǎn)電位器改變非門的輸入電壓值。３.按步長0.2Ｖ調(diào)整非門輸入電壓。首先用萬用表監(jiān)視非門輸入電壓，調(diào)好輸入電壓后，用萬用表測量非門的輸出電壓，并記錄下來。二、TTL、HC器件的電壓傳輸特性（四）、實驗提示二、TTL、HC器件的電壓傳輸特性輸入Vi(V)輸出Vo74LS0074HC000.00.2…

1.21.4…4.85.0２.輸出無負載時74LS00、74HC00電壓傳輸特性測試數(shù)據(jù)二、TTL、HC器件的電壓傳輸特性輸入Vi(V)輸出Vo二、TTL、HC和HCT器件的電壓傳輸特性３.輸出無負載時74LS00、74HC00和74HCT00電壓傳輸特性曲線。

二、TTL、HC和HCT器件的電壓傳輸特性３.輸出無負４.比較三條電壓傳輸特性曲線的特點。

盡管只對三個芯片在輸出無負載情況下進行了電壓傳輸特性測試，但是從圖２.２、圖２.３和圖２.4所示的三條電壓傳輸特性曲線仍可以得出下列觀點:

（1）74LS芯片的最大輸入低電平VＩＬ低于74HC芯片的最大輸入低電平VＩＬ，74LS芯片的最小輸入高電平ＶＩＨ低于74HC芯片的最小輸出高電平ＶＩＨ。（２）74LS芯片的最大輸入低電平ＶＩＬ、最小輸入高電平ＶＩＨ與74HCT芯片的最大輸入低電平ＶＩＬ、最小輸出高電平ＶＩＨ相同。（３）74LS芯片的最大輸出低電平ＶＯＬ高于74HC芯片和74HCT芯片的最大輸出低電平ＶＯＬ。74LS芯片的最小輸出高電平ＶＯＨ低于74HC芯片和74HCT芯片的最小輸出高電平ＶＯＨ。（４）74HC芯片的最大輸出低電平ＶＯＬ、最小輸出高電平ＶＯＨ與74HCT芯片的最大輸出低電平ＶＯＬ、最小輸出高電平ＶＯＨ相同。二、TTL、HC和HCT器件的電壓傳輸特性４.比較三條電壓傳輸特性曲線的特點。盡管只對5．在不考慮輸出負載能力的情況下，從上述觀點可以得出下面的推論（１）74HCT芯片和74HC芯片的輸出能夠作為74LS芯片的輸入使用。（２）74LS芯片的輸出能夠作為74HCT芯片的輸入使用。實際上，在考慮輸出負載能力的情況下，上述的推論也是正確的。應當指出，雖然在教科書中和各種器件資料中，74LS芯片的輸出作為74HC芯片的輸入使用時，推薦的方法是在74LS芯片的輸出和十5Ｖ電源之間接一個幾千歐的上拉電阻，但是由于對74LS芯片而言，一個74HC輸入只是一個很小的負載，74LS芯片的輸出高電平一般在３.5V～4.5V之間，因此在大多數(shù)的應用中，74LS芯片的輸出也可以直接作為74HC芯片的輸入。二、TTL、HC和HCT器件的電壓傳輸特性5．在不考慮輸出負載能力的情況下，從上述觀點可以得出下面的推三、三態(tài)門的邏輯功能測試(一)、實驗目的１.掌握三態(tài)門的功能及其應用(二)、實驗所用器件１.三態(tài)門７４ＬＳ1251片三、三態(tài)門的邏輯功能測試(一)、實驗目的三、三態(tài)門的邏輯功能測試及其應用

(三)、器件引腳分配圖(74LS125)三、三態(tài)門的邏輯功能測試及其應用(三)、器件引腳分配圖

三態(tài)門的邏輯功能測試（四）、實驗內(nèi)容(1)三態(tài)門的邏輯功能測試三態(tài)門的邏輯功能測試（四）、實驗內(nèi)容三態(tài)門的應用二個三態(tài)門輸出端并在一起，一個輸入端接方波，一個輸入端接1，二個使能端中一個接1，一個接0（不能同時為0），用示波器觀察輸出波形。（四）、實驗內(nèi)容(2)三態(tài)門的應用三態(tài)門的應用二個三態(tài)門輸出端并在一起，一個輸入端接方波，一三態(tài)門的應用總結

三態(tài)門實驗中，使能端為0時三態(tài)門有輸出，若輸入端為方波，則輸出為與輸入同相的方波；若輸入端為1，則輸出亦為1。但在一根輸出線上并接的所有三態(tài)門中，僅允許一個門處于開通狀態(tài)，其余均應處于禁止狀態(tài)。三態(tài)門的應用總結三態(tài)門實驗中，使能端為0時三態(tài)門有輸出，若五、不同邏輯電平接口轉(zhuǎn)換及其應用1.TTL與CMOS2.CMOS與TTL2.TTL與LVTTL3.TTL與LVCMOS4.LVTTL與TTL5LVTTL與CMOS5.LVCMOS與TTL6.LVCMOS與CMOS7.TTL/CMOS與ECL8.LVTTL/LVCMOS與LVECL9.其它五、不同邏輯電平接口轉(zhuǎn)換及其應用1.TTL與CMOS常用的邏輯電平

邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5VTTL和5VCMOS）、3.3V系列，2.5V系列和1.8V系列。

·5VTTL和5VCMOS邏輯電平是通用的邏輯電平。

·3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平。

·低電壓的邏輯電平還有2.5V和1.8V兩種。

·ECL/PECL和LVDS是差分輸入輸出。

·RS-422/485和RS-232是串口的接口標準，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。常用的邏輯電平

邏輯電平：有TTL、CMOS、LVTTL、E不同的邏輯電平之間的互連3.3V/5V是指輸入是3.3V邏輯電平，但可以忍受5V電壓的信號輸入。

3.3VTTL/CMOS邏輯電平表示不能輸入5V信號的邏輯電平，否則會出問題。

注意某些5V的CMOS邏輯器件，它也可以工作于3.3V的電壓，但它與真正的3.3V器件（是LVTTL邏輯電平）不同，比如其VIH是2.31V（＝0.7×3.3V，工作于3.3V）（其實是LVCMOS邏輯輸入電平），而不是2.0V，因而與真正的3.3V器件互連時工作不太可靠，使用時要特別注意，在設計時最好不要采用這類工作方式。值得注意的是有些器件有單獨的輸入或輸出電壓管腳，此管腳接3.3V的電壓時，器件的輸入或輸出邏輯電平為3.3V的邏輯電平信號，而當它接5V電壓時，輸入或輸出的邏輯電平為5V的邏輯電平信號，此時應該按該管腳上接的電壓的值來確定輸入和輸出的邏輯電平屬于哪種分類。

對于可編程器件（CPLD和FPGA）的互連也要根據(jù)器件本身的特點并參考本章節(jié)的內(nèi)容進行處理。不同的邏輯電平之間的互連3.3V/5V是指輸入是3.3V邏輯電平類型之間的驅(qū)動關系表輸入

5VTTL

3.3V/5VTol.

3.3VTTL/CMOS5VCMOS

輸出

5VTTL

√

√

?

?

3.3VTTL/CMOS√

√

√

?

5VCMOS

√

√

?√

OC/OD

上拉

上拉

上拉

上拉上表中打鉤（√）的表示邏輯電平直接互連沒有問題，打星號（?）的表示要做特別處理。

對于打星號（?）的邏輯電平的互連情況，具體見后面說明。

一般對于高邏輯電平驅(qū)動低邏輯電平的情況如簡單處理估計可以通過串接10－1K歐的電阻來實現(xiàn)，具體阻值可以通過試驗確定，如為可靠起見，可參考后面推薦的接法。

從上表可看出OC/OD輸出加上拉電阻可以驅(qū)動所有邏輯電平，5VTTL和3.3V/5VTol.可以被所有邏輯電平驅(qū)動。所以如果您的可編程邏輯器件有富裕的管腳，優(yōu)先使用其OC/OD輸出加上拉電阻實現(xiàn)邏輯電平轉(zhuǎn)換；其次才用以下專門的邏輯器件轉(zhuǎn)換。對于其他的不能直接互連的邏輯電平，可用下列邏輯器件進行處理，詳細見后面

。邏輯電平類型之間的驅(qū)動關系表輸入

互連規(guī)則與約束TTL、CMOS器件的互連：器件的互連總則

在電子產(chǎn)品的某些單板上，有時需要在某些邏輯電平的器件之間進行互連。在不同邏輯電平器件之間進行互連時主要考慮以下幾點：

1：電平關系，必須保證在各自的電平范圍內(nèi)工作，否則，不能滿足正常邏輯功能，嚴重時會燒毀芯片。

2：驅(qū)動能力，必須根據(jù)器件的特性參數(shù)仔細考慮，計算和試驗，否則很可能造成隱患，在電源波動，受到干擾時系統(tǒng)就會崩潰。

3：時延特性，在高速信號進行邏輯電平轉(zhuǎn)換時，會帶來較大的延時，設計時一定要充分考慮其容限。

4：選用電平轉(zhuǎn)換邏輯芯片時應慎重考慮，反復對比。通常邏輯電平轉(zhuǎn)換芯片為通用轉(zhuǎn)換芯片，可靠性高，設計方便，簡化了電路，但對于具體的設計電路一定要考慮以上三種情況，合理選用。

對于數(shù)字電路來說，各種器件所需的輸入電流、輸出驅(qū)動電流不同，為了驅(qū)動大電流器件、遠距離傳輸、同時驅(qū)動多個器件，都需要審查電流驅(qū)動能力：輸出電流應大于負載所需輸入電流；另一方面，TTL、CMOS、ECL等輸入、輸出電平標準不一致，同時采用上述多種器件時應考慮電平之間的轉(zhuǎn)換問題。互連規(guī)則與約束TTL、CMOS器件的互連：CPLD和FPGA器件的邏輯電平概述

首先在選擇可編程邏輯器件時,要找符合你所選用的ASSP的IO標準；其次，你必須考慮的是：目前，隨著系統(tǒng)性能的不斷提高，傳統(tǒng)的TTL、LVTTL、CMOS、LVCMOS等單端接口標準越來越不能滿足要求，特別是在背板方面。因為，這些單端信號的信號完整性在系統(tǒng)設計時很難保證，以至于導致系統(tǒng)的不可靠工作。這一點在時鐘方面尤為重要，因為，在同步設計的今天，時鐘是系統(tǒng)工作的基礎。當然，差分信號是最好的選擇，比如：LVDS、LVPECL等。這些信號標準一個通道需要一對IO_PIN。此時，一些比較容易實現(xiàn)阻抗匹配的單端信號標準是較好的選擇，比如：GTL、GTL+等。

各類可編程器件接口電平要求

在設計中，若同時使用了不同工作電壓等級的多個可編程器件，要注意它們之間信號的接口規(guī)范。比如，5V的器件驅(qū)動3.3V的器件時，可能會出現(xiàn):當5V的高電平連到3.3V的輸入時，由于大部分的CMOS的輸入信號管腳都有連到電源Vcc的鉗位二極管，大于3.3伏的輸入高電平會使該鉗位二極管出現(xiàn)問題。

事實上，由于有些系列的可編程器件如XILINX的XC4000XL，XC4000XV，Spartan-XL采用了特殊的技術，可以避免這種情況的發(fā)生。因此該系列的器件可以在不同工作電壓之間互相連接。

對于2.5V的器件，由于可以選擇相關的輸入?yún)⒖茧妷汉洼敵龅碾妷夯鶞剩虼丝梢酝ㄟ^相關的電壓數(shù)值的選取，對照3.3V的器件來使用。

對于某類器件，如ALTERA公司的FLEX10K系列器件，可支持多電壓I/O接口，F(xiàn)LEX10K，F(xiàn)LEX10KA，F(xiàn)LEX10B都可以接不同電源電壓系統(tǒng)。CPLD和FPGA器件的邏輯電平概述

首先在選擇74XX00引腳圖74XX00引腳圖74XX20引腳圖74XX20引腳圖74XX02引腳圖74XX02引腳圖74XX32引腳圖74XX32引腳圖74XX86引腳圖74XX86引腳圖數(shù)字電子技術實驗內(nèi)容實驗一基本邏輯門電路實驗數(shù)字電子技術實驗內(nèi)容實驗一基本邏輯門電路實驗一、基本邏輯門電路性能（參數(shù)）測試（一）實驗目的１.掌握TTL與非門、或非門和異或門輸入與輸出之間的邏輯關系。２.熟悉TTL中、小規(guī)模集成電路的外型、管腳和使用方法。（二）實驗所用器件ｌ.二輸入四與非門74LS001片２.二輸入四或非門74LS021片３.二輸入四異或門74LS861片一、基本邏輯門電路性能（參數(shù)）測試（一）實驗目的一、基本邏輯門電路性能（參數(shù)）測試（三）實驗內(nèi)容１．測試二輸入四與非門74LS00一個與非門的輸入和輸出之間的邏輯關系。２．測試二輸入四或非門74LS02一個或非門的輸入和輸出之間的邏輯關系。３．測試二輸入四異或門74LS86一個異或門的輸入和輸出之間的邏輯關系。一、基本邏輯門電路性能（參數(shù)）測試（三）實驗內(nèi)容一、基本邏輯門電路性能（參數(shù)）測試（四）實驗提示1.將器件的引腳７與實驗箱的“地（GND）”連接，將器件的引腳１４與實驗箱的十5Ｖ連接。2.用實驗臺的電平開關輸出作為被測器件的輸入。撥動開關，則改變器件的輸入電平。3.將被測器件的輸出引腳與實驗箱上的電平指示燈(LED)連接。指示燈亮表示輸出低電平（邏輯為０），指示燈滅表示輸出高電平（邏輯為1）。一、基本邏輯門電路性能（參數(shù)）測試（四）實驗提示（五）實驗接線圖及實驗結果

7400中包含４個二輸入與非門，

7402中包含４個二輸入或非門，

7486中包含４個二輸入異或門，它們的引腳分配圖見附錄。下面各畫出測試7400第一個邏輯門邏輯關系的接線圖及測試結果。測試其它邏輯門時的接線圖與之類似。測試時各器件的引腳７接地，引腳１４接十５Ｖ。圖中的Ｋ1、Ｋ2接電平開關輸出端，LED0是電平指示燈。（五）實驗接線圖及實驗結果

1、測試74LS00邏輯關系接線圖及測試結果

1、測試74LS00邏輯關系接線圖及測試結果

2、測試74LS02邏輯關系接線圖及測試結果

2、測試74LS02邏輯關系接線圖及測試結果3、測試74LS86邏輯關系接線圖及測試結果3、測試74LS86邏輯關系接線圖及測試結果二、TTL、HC和HCT器件的電壓傳輸特性(一)、實驗目的１.掌握TTL、和HC器件的傳輸特性。(二)、實驗所用器件１.二輸入與非門７４ＬＳ０01片２.二輸入與非門７４ＨＣ０01片*

二、TTL、HC和HCT器件的電壓傳輸特性(一)、實驗目二、TTL、HC和HCT器件的電壓傳輸特性（五）、實驗接線圖及實驗結果１.實驗接線圖

由于74LS00、74HC00的邏輯功能相同，因此三個實驗的接線圖是一樣的。下面以第一個邏輯門為例，畫出實驗接線圖（電壓表表示電壓測試點）如右圖二、TTL、HC和HCT器件的電壓傳輸特性（五）、實驗接二、TTL、HC和HCT器件的電壓傳輸特性（三）、實驗內(nèi)容１.測試TTL器件７４ＬＳ０0一個非門的傳輸特性。２.測試HC器件７４ＨＣ０0一個非門的傳輸特性。

二、TTL、HC和HCT器件的電壓傳輸特性（三）、實驗內(nèi)二、TTL、HC器件的電壓傳輸特性（四）、實驗提示１.注意被測器件的引腳７和引腳１４分別接地和十5Ｖ。２.將實驗箱上４.７ＫΩ電位器RTL的電壓輸出端連接到被測非門的輸入端，RTL的輸出端電壓作為被測非門的輸入電壓。旋轉(zhuǎn)電位器改變非門的輸入電壓值。３.按步長0.2Ｖ調(diào)整非門輸入電壓。首先用萬用表監(jiān)視非門輸入電壓，調(diào)好輸入電壓后，用萬用表測量非門的輸出電壓，并記錄下來。二、TTL、HC器件的電壓傳輸特性（四）、實驗提示二、TTL、HC器件的電壓傳輸特性輸入Vi(V)輸出Vo74LS0074HC000.00.2…

1.21.4…4.85.0２.輸出無負載時74LS00、74HC00電壓傳輸特性測試數(shù)據(jù)二、TTL、HC器件的電壓傳輸特性輸入Vi(V)輸出Vo二、TTL、HC和HCT器件的電壓傳輸特性３.輸出無負載時74LS00、74HC00和74HCT00電壓傳輸特性曲線。

二、TTL、HC和HCT器件的電壓傳輸特性３.輸出無負４.比較三條電壓傳輸特性曲線的特點。

盡管只對三個芯片在輸出無負載情況下進行了電壓傳輸特性測試，但是從圖２.２、圖２.３和圖２.4所示的三條電壓傳輸特性曲線仍可以得出下列觀點:

（1）74LS芯片的最大輸入低電平VＩＬ低于74HC芯片的最大輸入低電平VＩＬ，74LS芯片的最小輸入高電平ＶＩＨ低于74HC芯片的最小輸出高電平ＶＩＨ。（２）74LS芯片的最大輸入低電平ＶＩＬ、最小輸入高電平ＶＩＨ與74HCT芯片的最大輸入低電平ＶＩＬ、最小輸出高電平ＶＩＨ相同。（３）74LS芯片的最大輸出低電平ＶＯＬ高于74HC芯片和74HCT芯片的最大輸出低電平ＶＯＬ。74LS芯片的最小輸出高電平ＶＯＨ低于74HC芯片和74HCT芯片的最小輸出高電平ＶＯＨ。（４）74HC芯片的最大輸出低電平ＶＯＬ、最小輸出高電平ＶＯＨ與74HCT芯片的最大輸出低電平ＶＯＬ、最小輸出高電平ＶＯＨ相同。二、TTL、HC和HCT器件的電壓傳輸特性４.比較三條電壓傳輸特性曲線的特點。盡管只對5．在不考慮輸出負載能力的情況下，從上述觀點可以得出下面的推論（１）74HCT芯片和74HC芯片的輸出能夠作為74LS芯片的輸入使用。（２）74LS芯片的輸出能夠作為74HCT芯片的輸入使用。實際上，在考慮輸出負載能力的情況下，上述的推論也是正確的。應當指出，雖然在教科書中和各種器件資料中，74LS芯片的輸出作為74HC芯片的輸入使用時，推薦的方法是在74LS芯片的輸出和十5Ｖ電源之間接一個幾千歐的上拉電阻，但是由于對74LS芯片而言，一個74HC輸入只是一個很小的負載，74LS芯片的輸出高電平一般在３.5V～4.5V之間，因此在大多數(shù)的應用中，74LS芯片的輸出也可以直接作為74HC芯片的輸入。二、TTL、HC和HCT器件的電壓傳輸特性5．在不考慮輸出負載能力的情況下，從上述觀點可以得出下面的推三、三態(tài)門的邏輯功能測試(一)、實驗目的１.掌握三態(tài)門的功能及其應用(二)、實驗所用器件１.三態(tài)門７４ＬＳ1251片三、三態(tài)門的邏輯功能測試(一)、實驗目的三、三態(tài)門的邏輯功能測試及其應用

(三)、器件引腳分配圖(74LS125)三、三態(tài)門的邏輯功能測試及其應用(三)、器件引腳分配圖

三態(tài)門的邏輯功能測試（四）、實驗內(nèi)容(1)三態(tài)門的邏輯功能測試三態(tài)門的邏輯功能測試（四）、實驗內(nèi)容三態(tài)門的應用二個三態(tài)門輸出端并在一起，一個輸入端接方波，一個輸入端接1，二個使能端中一個接1，一個接0（不能同時為0），用示波器觀察輸出波形。（四）、實驗內(nèi)容(2)三態(tài)門的應用三態(tài)門的應用二個三態(tài)門輸出端并在一起，一個輸入端接方波，一三態(tài)門的應用總結

三態(tài)門實驗中，使能端為0時三態(tài)門有輸出，若輸入端為方波，則輸出為與輸入同相的方波；若輸入端為1，則輸出亦為1。但在一根輸出線上并接的所有三態(tài)門中，僅允許一個門處于開通狀態(tài)，其余均應處于禁止狀態(tài)。三態(tài)門的應用總結三態(tài)門實驗中，使能端為0時三態(tài)門有輸出，若五、不同邏輯電平接口轉(zhuǎn)換及其應用1.TTL與CMOS2.CMOS與TTL2.TTL與LVTTL3.TTL與LVCMOS4.LVTTL與TTL5LVTTL與CMOS5.LVCMOS與TTL6.LVCMOS與CMOS7.TTL/CMOS與ECL8.LVTTL/LVCMOS與LVECL9.其它五、不同邏輯電平接口轉(zhuǎn)換及其應用1.TTL與CMOS常用的邏輯電平

邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5VTTL和5VCMOS）、3.3V系列，2.5V系列和1.8V系列。

·5VTTL和5VCMOS邏輯電平是通用的邏輯電平。

·3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平。

·低電壓的邏輯電平還有2.5V和1.8V兩種。

·ECL/PECL和LVDS是差分輸入輸出。

·RS-422/485和RS-232是串口的接口標準，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。常用的邏輯電平

邏輯電平：有TTL、CMOS、LVTTL、E不同的邏輯電平之間的互連3.3V/5V是指輸入是3.3V邏輯電平，但可以忍受5V電壓的信號輸入。

3.3VTTL/CMOS邏輯電平表示不能輸入5V信號的邏輯電平，否則會出問題。

注意某些5V的CMOS邏輯器件，它也可以工作于3.3V的電壓，但它與真正的3.3V器件（是LVTTL邏輯電平）不同，比如其VIH是2.31V（＝0.7×3.3V，工作于3.3V）（其實是LVCMOS邏輯輸入電平），而不是2.0V，因而與真正的3.3V器件互連時工作不太可靠，使用時要特別注意，在設計時最好不要采用這類工作方式。值得注意的是有些器件有單獨的輸入或輸出電壓管腳，此管腳接3.3V的電壓時，器件的輸入或輸出邏輯電平為3.3V的邏輯電平信號，而當它接5V電壓時，輸入或輸出的邏輯電平為5V的邏輯電平信號，此時應該按該管腳上接的電壓的值來確定輸入和輸出的邏輯電平屬于哪種分類。

對于可編程器件（CPLD和FPGA）的互連也要根據(jù)器件本身的特點并參考本章節(jié)的內(nèi)容進行處理。不同的邏輯電平之間的互連3.3V/5V是指輸入是3.3V邏輯電平類型之間的驅(qū)動關系表輸入

5VTTL

3.3V/5VTol.

3.3VTTL/CMOS5VCMOS

輸出

5VTTL

√

√

?

?

3.3VTTL/CMOS√

√

√

?

5VCMOS

√

√

?√

OC/OD

上拉

上拉

上拉

上拉上表中打鉤（√）的表示邏輯電平直接互連沒有問題，打星號（?）的表示要做特別處理。

對于打星號（?）的邏輯電平的互連情況，具體見后面說明。

一般對于高邏輯電平驅(qū)動低邏輯電平的情況如簡單處理估計可以通過串接10－1K歐的電阻來實現(xiàn)，具體阻值可以通過試驗確定，如為可靠起見，可參考后面推薦的接法。

從上表可看出OC/OD輸出加上拉電阻可以驅(qū)動所有邏輯電平，5VTTL和3.3V/5VTol.可以被所有邏輯電平驅(qū)動。所以如果您的可編程邏輯器件有富裕的管腳，優(yōu)先使用其OC/OD輸出加上拉電阻實現(xiàn)邏輯電平轉(zhuǎn)換；其次才用以下專門的邏輯器件轉(zhuǎn)換。對于其他的不能直接互連的邏輯電平，可用下列邏輯器件進行處理，詳細見后面

。邏輯電平類型之間的驅(qū)動關系表輸入

互連規(guī)則與約束TTL、CMOS器件的互連：器件的互連總則

在電子產(chǎn)品的某些單板上，有時