1、面試常見問題集合1、電磁兼容設計基本原則盡量使面試常見問題集合1、電磁兼容設計基本原則盡量使、，2、電容跨接兩個不同的電源銅箔分區用作高頻信號的回流路徑，眾所周知電容隔直流通交流，頻率越高電流越流暢，現今接入CB中的電平大都是經過慮除交流的，那么如前所述電容通過的是什么呢?1：對于交流，理想的是，電源和地“短路”，然而實際上其間的阻抗不可能真電源的 連接后，產生了莫名其妙的干擾，用個瓷片電2 個電源間，干擾答 22、電容跨接兩個不同的電源銅箔分區用作高頻信號的回流路徑，眾所周知電容隔直流通交流，頻率越高電流越流暢，現今接入CB中的電平大都是經過慮除交流的，那么如前所述電容通過的是什么呢?1：對

2、于交流，理想的是，電源和地“短路”，然而實際上其間的阻抗不可能真電源的 連接后，產生了莫名其妙的干擾，用個瓷片電2 個電源間，干擾答 2：該電容是用來做穩壓EMI 用的，通過的是交流信號。“PCB 中3：交流即是變化的。對于所謂的直流電平，比如電源來說，由于布線存在阻3、公司新做了一，在做 3C認證時有一項輻射指標沒過，頻率為 50-M，超過了 5dB，應該是充電器引起的，就加了幾個電容，其它的沒有，電容的。請問有沒好的解決方案（不改充電器只更改電路）。在4、PCB設計如何避免高頻干擾？ t 5、PCB 設計中如何解決高速布線與 EMI ？EMI，。6、若干 PCB 組成系統，各板之間的地線應

3、如何連接？答：各個PCB 板子相互連接之間的信號或電源在動作時，例如A 板子有電源或信號送到B 板子，一定會有等量的電流從地層流回到A (Kirchoff cur 5、PCB 設計中如何解決高速布線與 EMI ？EMI，。6、若干 PCB 組成系統，各板之間的地線應如何連接？答：各個PCB 板子相互連接之間的信號或電源在動作時，例如A 板子有電源或信號送到B 板子，一定會有等量的電流從地層流回到A (Kirchoff cur 7、設計中差分信號線中間可否加地線 聲(noise immunity)能力等。若在中間加地線，便會破壞耦合效應。8、適當選擇 PCB 與外殼接地的點的原則是什么答：選擇P

4、CB 與外殼接地點選擇的原則是利用殼體接地提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時鐘產生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接，9、在電路板尺寸固定的情況下，如果設計中需要容的功能，就往往需提高 PCB 的走線密度，但是這樣有可能導致走線的相互干擾增強，同時走線過細也使阻抗無法降低，請介紹在高速（100MHz）高密度 PCB 設計中的技巧 1.利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的制作成本會增加。 在實際執行時確實很難達到完全平行與等長，不過還是要盡

5、量做到。10PCB 設計中模擬電源處的濾波經常是用 LC 但是為什么有時 LC 比 R 利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的制作成本會增加。 在實際執行時確實很難達到完全平行與等長，不過還是要盡量做到。10PCB 設計中模擬電源處的濾波經常是用 LC 但是為什么有時 LC 比 R C 濾波效果差？LC 與 RC 濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。 因為電感的感抗(reactance)大小與電感值和頻率有關。如果電源的噪聲頻11、PCB 設計中濾波時選用電感，電容值的方法是什么？力。如果LC電流流經此電感的速度，增加紋波噪聲(ri

6、pple noise)的SR/ESL 也會有影響。 另外，如果這LC 是放在開關式電源(switching 控制(negative feedback control)12、中，平衡兩者和信號完整性，是相互關聯的，如何在定義標準的過程答：信號完整性和 EMC 還處于草案中不便于公開，至信號完整性和 EMI 兩者如13、PCB EMC PCB 板上會因EMC 及增加了ferrite bead、choke 結構才能使整個系統通過EMC 的要求。以下僅就CB 3、注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)，ssis ground6、可適當運用ground

7、t 意t 3、注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)，ssis ground6、可適當運用ground t 意t 14、PCB 設計中當一塊 PCB 板中有多個數/模功能塊時，常規做法是要將數/模答：一般EMI/EMC設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面. 前者歸屬于頻率較高的部分(30MHz)后者則是較低頻的部分(30MHz).所以不能只注意高頻而忽略低頻的部分.一個好的EMI/EMC 設計必須一開始布PCB.(slew rat e)(decoupling/bypass)電容時注意其頻率響應是否符合需

8、求以降低電源層噪聲. 另外， 注意高頻信號電流之回流路徑使其回路面積盡量小(loop impedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. PCB與外殼的接地點(chassis ground)。答：首先，EMI 要從系統考慮，單憑PCB無法解決問題。層疊對EMI 16、PCB設計時，為何要鋪銅？D 的PCB 板層鋪銅。17、在做 板的時候，為了減小干擾，地線是否應閉和形式？答：在做PCB16、PCB設計時，為何要鋪銅？D 的PCB 板層鋪銅。17、在做 板的時候，為了減小干擾，地線是否應閉和形式？答：在做PCB板的時候，一般來講都要減小回路面積，以便減少干擾，布

9、地線18、PCB 設計中，如何避免串擾？答：變化的信號（例如階躍信號）沿傳輸線由A ，傳輸線C-D Sc，這個兩個信號極性相同；由耦合電感產生的串擾信號也分成前向串擾和反向串擾 SL，這兩個信號極性相反。19、在 PCB 設計中，通常將地線又分為保護地和信號地；電源地又分為數字地和答：劃分地的目的主要是出于EMC EMCESD20、設計中，在布時鐘時，有必要兩邊加地嗎19、在 PCB 設計中，通常將地線又分為保護地和信號地；電源地又分為數字地和答：劃分地的目的主要是出于EMC EMCESD20、設計中，在布時鐘時，有必要兩邊加地嗎21、近端串擾和遠端串擾與信號的頻率和信號的上升時間是否有關系？

10、是否會隨著它們變化而變化？如果有關系，能否有公式說明它們之間的關系22PCB答：20 23、請問又是什么磁珠，用途？磁珠連接、電感連接或者 0 歐姆電阻連？RF 電路，PLL頻器電路（DDRSDRAM，RAMBUS等）都需要在電源輸入部分加磁珠，而電感是一種蓄能元件，用在LC振蕩電路，中低頻的濾波電路等，其應用頻率范圍很少超過錯 50MHZ。磁珠的功能主要是消除存在于傳輸線結構（電路）RF 噪聲，RF 加在直流傳輸電平上的交流正弦波成分，直流成分是需要的有用信號，而射頻 R F 能量卻是無用的電磁干 擾沿著線路傳輸和輻射（EMI）。要消除這些不需要1、不需要的信號的頻率范圍為多少2、噪聲源是誰

11、3、需要多大的噪聲衰減4、環境條件是什么（溫度，直流電壓，結構強度5、電路和負載阻抗是多少6、是否有空間在PCB 板上放置磁珠衰減盡量小的磁珠型號。 片式磁珠在過大的直流電壓下，阻抗特性會受到影 1、不需要的信號的頻率范圍為多少2、噪聲源是誰3、需要多大的噪聲衰減4、環境條件是什么（溫度，直流電壓，結構強度5、電路和負載阻抗是多少6、是否有空間在PCB 板上放置磁珠衰減盡量小的磁珠型號。 片式磁珠在過大的直流電壓下，阻抗特性會受到影 24、請問怎樣才能去除 IC 中的電磁干擾答：IC受到的電磁干擾，主要是來自靜電（ESD）IC免受ESDESD（進行ESD 保護。目前有兩種器件 ：壓敏電阻（Va

12、ristor）和瞬態電壓抑制器T VS（Transient Voltage Suppressor）。前者由氧化鋅電壓抑制相對差，而且每受一次ESD 沖擊，就會老化， 直到失效。而TVS 是電阻成本要比TVS 25、布線不能分割電源之間的間隙，詳細說明下3.3V、5V 答：如果一個電源層被分割成幾個不同的電源部分間隙，否則會出現不必要的EMC 問題，對地也一樣，布線也不分割地26、請問產品全部采用金屬做為外殼(如鋁，不銹鋼等材質)對產品有何大的影響?應怎樣處理較好防答：產品全部用金屬外殼，如果接地不良當然不利于ESD 27、G sensor擺放時，要注意什么問題？G-sensor在使用過程中應該

13、注意些29、減小串擾答：產品全部用金屬外殼，如果接地不良當然不利于ESD 27、G sensor擺放時，要注意什么問題？G-sensor在使用過程中應該注意些29、減小串擾的方法：答： a.3W原則（注釋：走線間距是走線寬度的2倍30、的三要素：有哪些技術措施28、PCB 上的互連線按類型可分為那幾種？答： 微帶線和帶狀線，微帶線指得是只有一邊具有參考平面的 PCB 走線。微帶線為PCBRF的抑制作用，同時也可以容許比帶狀線更快的時鐘或邏輯信號。微帶線的缺點是PCB RF 能量進入環境中，除非此層上下具有金屬 。帶狀線：帶狀線指兩邊都有參考平面的傳輸線。帶狀線可以較好的防止 RF 輻射，但只能

14、用于較低的傳輸速度，因為信號層介于兩個參考平電容耦合效應在邊沿變化率快于 1ns 的情況下更為顯著。31、過孔對信號傳輸的影響有哪些31、過孔對信號傳輸的影響有哪些50)/(44+50)=0.06的集中于寄生電容和電感的影響。 過D1,PCB板的厚度為T,板基材介電常數為,容大小近似于： C =1.41TD1/(D2- C =1.414.40.0500.020/(0.040-0.020) =0.31pF T10-90 =2.2C(Z0/2) =2.20.31(50/2) 公式來簡單地計算一個過孔近似的寄生電感： L5.08hln(4h/d)+1 hd面的例子，可以計算出過孔的電感為： L =5

15、.080.050ln(4x0.050/0.010)+ 1 =1.015nH 公式來簡單地計算一個過孔近似的寄生電感： L5.08hln(4h/d)+1 hd面的例子，可以計算出過孔的電感為： L =5.080.050ln(4x0.050/0.010)+ 1 =1.015nH 1ns，那么其等效阻抗大小為： XL =L/T10-90 =3.19 這樣的阻抗在有高頻電流的通過已經不能夠被忽略，特別要32、PCB 板中電鍍塞孔和樹脂塞要樹脂塞孔區別？各特點板為什33、.高速信號，傳輸線上阻抗不匹配會引起信號反射，減小和消除反射的方法是根據傳輸線的特性阻抗在其發送端或接收端進行阻抗匹配，從而使源反射系

16、數或負載反射系數為零。傳輸線的端接通常采用什么策略？除二次反射，在發生電平轉移時，源端會出現半波波形，不過由于策略 2 實現34天線處理有那些注意事項？說下你是怎么解決的？答：1. 內置天線周圍七毫米內不能有馬達，SPEAKER，RECEIVER 355mm 高速電路？答：1. 內置天線周圍七毫米內不能有馬達，SPEAKER，RECEIVER 355mm 高速電路？答: 通常認為如果數字邏輯電路的頻率達到或者超過 45MHZ50MHZ比如說，1/2 小于 1/2 的上升或下降時間，那么來自接收端的反射信號將在信號改變狀態之36、抑止電磁干擾的方法有那些？PCB 板的電磁兼容性(EMC)。其中非常的好方法，這種方法可采用表面積層技術Build-upPCB來實現。表面積層通過在普通工藝 PCB 而可降低 PCB 的體積。PCB 面積的縮小對走線的拓撲結構有巨大的影響，這37PCB 應采用一點接地。當信號工作頻率大于 10MHz 時，地