1、微機(jī)繼電保護(hù)數(shù)據(jù)預(yù)處理的研究答辯人：胡劍琛指導(dǎo)教師：劉建飛2005年3月問(wèn)題的提出 首先，采樣率的提高和濾波算法受到硬件水平的限制難以實(shí)現(xiàn)。其次，數(shù)據(jù)預(yù)處理受到CPU處理速度和采樣通道切換速度的影響，必須尋求新的設(shè)計(jì)方案來(lái)改進(jìn)目前的數(shù)據(jù)處理方法。最后，新的保護(hù)原理和功能受硬件條件的制約；而且，現(xiàn)有的微機(jī)保護(hù)對(duì)算法的配置還缺乏靈活性。這些都對(duì)數(shù)據(jù)預(yù)處理提出了更高的要求。國(guó)內(nèi)、外研究現(xiàn)狀 一、數(shù)據(jù)預(yù)處理硬件平臺(tái)的研究單片機(jī)、DSP 、CPU+DSP 、RISC器件 、嵌入式處理器 在電力系統(tǒng)微機(jī)保護(hù)方面, Manzoul M A把FPGA作為過(guò)流保護(hù)的一個(gè)或幾個(gè)功能模塊挪威的Jacobsen El

2、ectro公司首次將FPGA用于微機(jī)線路保護(hù)并在實(shí)際中應(yīng)用在國(guó)內(nèi)這方面的研究剛剛起步，西安交通大學(xué)的張桂青等人對(duì)FPGA用于微機(jī)保護(hù)的數(shù)據(jù)采集和處理展開(kāi)了研究二、算法研究沃爾什算法、余弦濾波、傅氏濾波、IIR濾波，最小二乘算法和卡爾曼濾波理論上相對(duì)成熟 本課題所做的主要工作 1、濾波算法的比較研究2、數(shù)據(jù)預(yù)處理硬件平臺(tái)的設(shè)計(jì)3、全周傅氏濾波和卡爾曼濾波的FPGA實(shí)現(xiàn)1、各種濾波算法的比較研究 保護(hù)濾波算法的特性研究IIR濾波頻率特性和時(shí)延沃爾什算法、余弦濾波半周、全周傅氏濾波1、各種濾波算法的比較研究 保護(hù)濾波算法的特性研究1、各種濾波算法的比較研究 傅氏濾波和卡爾曼濾波仿真比較 1、各種濾波

3、算法的比較研究 傅氏濾波和卡爾曼濾波仿真比較全周傅氏濾波卡爾曼濾波M端三相電流96點(diǎn)濾波的電流實(shí)部和虛部變化曲線1、各種濾波算法的比較研究 采樣率對(duì)濾波算法的影響在不同采樣時(shí)刻卡爾曼濾波基波分量幅值和相角相對(duì)誤差1、各種濾波算法的比較研究 關(guān)于數(shù)據(jù)預(yù)處理對(duì)硬件要求的討論 1、幅頻特性越尖銳，濾波效果越好，但計(jì)算量也隨之加大，對(duì)硬件的要求就越高；算法越復(fù)雜，對(duì)硬件的要求也就越高。 2、采樣點(diǎn)對(duì)硬件要求實(shí)際上是芯片處理數(shù)據(jù)的能力問(wèn)題。 3、對(duì)于采樣通道數(shù)目比較多的保護(hù)，在保證采樣精度情況下，要求硬件能完成實(shí)時(shí)高速處理數(shù)據(jù)的任務(wù)。2、數(shù)據(jù)預(yù)處理硬件平臺(tái)的設(shè)計(jì) FPGA概述 FPGA（Field Pr

4、ogrammable Gate Array）是現(xiàn)場(chǎng)可編程邏輯門(mén)陣列，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。目前世界上有十幾家生產(chǎn)FPGA的公司，如Altera、Xilinx、Lattice、Actel等。 2、數(shù)據(jù)預(yù)處理硬件平臺(tái)的設(shè)計(jì) FPGA與DSP的比較 DSP排隊(duì)式串行指令執(zhí)行方式，F(xiàn)PGA硬件允許設(shè)計(jì)人員將全部的硅片資源分配給算法，實(shí)現(xiàn)并行計(jì)算；DSP 往往造成程序PC的“跑飛” ；DSP復(fù)位必須經(jīng)歷一段時(shí)間，這個(gè)時(shí)間里，是沒(méi)有保護(hù)的。如果時(shí)間很長(zhǎng)，這將造成嚴(yán)重的不可靠。 FPGA具有比

5、DSP低得多的功耗。2、數(shù)據(jù)預(yù)處理硬件平臺(tái)的設(shè)計(jì) FPGA實(shí)現(xiàn)微機(jī)保護(hù)的硬件電路設(shè)計(jì) 3、全周傅氏濾波的FPGA實(shí)現(xiàn) 傅氏濾波的總體設(shè)計(jì)根據(jù)控制時(shí)序，對(duì)AD接口模塊的狀態(tài)機(jī)設(shè)計(jì)分成以下幾個(gè)狀態(tài)：S0：空閑狀態(tài)。rd，convst，cs全部為1。S1：發(fā)轉(zhuǎn)換命令。Convst為0，rd，cs為1。S2：讀數(shù)據(jù)狀態(tài)。rd，cs為0，wconvst為1。S3：等待狀態(tài)。rd，convst，cs全部為1。S4：復(fù)位狀態(tài)。rd，convst，cs全部為1。各個(gè)狀態(tài)間的轉(zhuǎn)換如圖所示，pulse,busy在低電平時(shí)有效。3、全周傅氏濾波的FPGA實(shí)現(xiàn) 與AD接口模塊3、全周傅氏濾波的FPGA實(shí)現(xiàn) 傅氏濾波模

6、塊的設(shè)計(jì)傅氏濾波運(yùn)算其實(shí)質(zhì)是卷積運(yùn)算。卷積的實(shí)現(xiàn)首要需要是乘法器和加法器，因此構(gòu)建性能優(yōu)良的乘法器和加法器是設(shè)計(jì)的關(guān)鍵。 超前進(jìn)位加法 基于逐項(xiàng)移位相加原理的乘法器 3、全周傅氏濾波的FPGA實(shí)現(xiàn) 如何處理毛刺采用格雷碼計(jì)數(shù)器取代普通的二進(jìn)制計(jì)數(shù)器。在系統(tǒng)中盡可能采用同步電路。利用D觸發(fā)器的D輸入端對(duì)毛刺信號(hào)不敏感的特點(diǎn)，在輸出信號(hào)的保持時(shí)間內(nèi)，用觸發(fā)器讀取組合邏輯的輸出信號(hào)。使用“采樣”的方法。用一定寬度的高電平脈沖與輸出信號(hào)做邏輯與運(yùn)算，由此獲取輸出信號(hào)的電平值3、全周傅氏濾波的FPGA實(shí)現(xiàn) 與單片機(jī)接口模塊 采用中斷方式對(duì)數(shù)據(jù)進(jìn)行讀取，即當(dāng)單片機(jī)INT口出現(xiàn)有效電平時(shí)開(kāi)始中斷處理。中斷處

7、理程序進(jìn)行以下處理：發(fā)讀數(shù)據(jù)信號(hào)，發(fā)讀地址信號(hào)，數(shù)據(jù)寄存器準(zhǔn)備接收數(shù)據(jù)，寄存器移位存儲(chǔ)。 3、全周傅氏濾波的FPGA實(shí)現(xiàn) 仿真結(jié)果X2(i)=0.8*exp(ts/3*i)+3*sin(i*ts*PI+PI/4)+0.25*sin(2*ts*PI*i)+0.5*sin(3*ts*PI*i)+0.25*sin(4*ts*PI*i)+0.5*sin(5*ts*PI*i) 3、全周傅氏濾波的FPGA實(shí)現(xiàn) 仿真結(jié)論不含非周期分量的信號(hào)含非周期分量的信號(hào)基波分量實(shí)部基波分量虛部基波分量實(shí)部基波分量虛部真實(shí)值2.12132.12132.12132.1213FPGA濾波結(jié)果2.11912.11902.129

8、72.19551、完成一次96點(diǎn)的傅氏濾波，在100MHz的系統(tǒng)工作頻率下只需要1035 ns，即便系統(tǒng)工作頻率降到20MHz，計(jì)算時(shí)間也在5s左右。而通常MCU或者DSP所采用的24點(diǎn)采樣，需要7s左右的計(jì)算時(shí)間。可見(jiàn)，在提高了采樣率的基礎(chǔ)上，F(xiàn)PGA的處理速度也明顯要高于MCU或DSP的處理速度。2、在精度方面，F(xiàn)PGA能滿足繼電保護(hù)的精度要求，誤差在3.5%左右。4、卡爾曼濾波的FPGA實(shí)現(xiàn) 微機(jī)保護(hù)故障信號(hào)處理中的卡爾曼濾波模型 兩狀態(tài)電壓卡爾曼濾波模型： 三狀態(tài)電流卡爾曼濾波模型： 4、卡爾曼濾波的FPGA實(shí)現(xiàn) 卡爾曼濾波的總體設(shè)計(jì) 4、卡爾曼濾波的FPGA實(shí)現(xiàn) 可復(fù)用IP 設(shè)計(jì) I

9、P(Intellectual Property)核是指完成某種功能的基本電路模塊。基于IP復(fù)用技術(shù)的設(shè)計(jì)重用方法將會(huì)提高FPGA的開(kāi)發(fā)效率。提出可復(fù)用IP設(shè)計(jì)三種方式： 1、模塊經(jīng)過(guò)測(cè)試和調(diào)整后，直接作為IP在卡爾曼濾波系統(tǒng)中重復(fù)使用。 2、模塊通過(guò)簡(jiǎn)單修改后，作為新的IP使用。 3、對(duì)于卡爾曼濾波模塊和控制模塊內(nèi)部結(jié)構(gòu)和實(shí)現(xiàn)功能不同，所以必須重新設(shè)計(jì)，但模塊內(nèi)部組成也可以IP復(fù)用，比如乘法器，加法器等等。4、卡爾曼濾波的FPGA實(shí)現(xiàn) 卡爾曼濾波模塊的VHDL設(shè)計(jì) 4、卡爾曼濾波的FPGA實(shí)現(xiàn) 兩狀態(tài)Kalman模型的仿真結(jié)果 X1(i)=3*sin(i*ts*PI+PI/4)+0.25*si

10、n(2*ts*PI*i)+0.5*sin(3*ts*PI*i)+0.25*sin(4*ts*PI*i)+0.5*sin(5*ts*PI*i) 4、卡爾曼濾波的FPGA實(shí)現(xiàn) 三狀態(tài)Kalman模型的仿真結(jié)果X2(i)=0.8*exp(-ts/3*i)+3*sin(i*ts*PI+PI/4)+0.25*sin(2*ts*PI*i)+0.5*sin(3*ts*PI*i)+0.25*sin(4*ts*PI*i)+0.5*sin(5*ts*PI*i) 4、卡爾曼濾波的FPGA實(shí)現(xiàn) 仿真結(jié)論不含非周期分量的信號(hào)含非周期分量的信號(hào)基波分量實(shí)部基波分量虛部基波分量實(shí)部基波分量虛部真實(shí)值2.12132.1213

11、2.12132.1213Fourier濾波結(jié)果2.11912.11902.12972.1955誤差0.1%0.1%0.4%3.5%Kalman濾波結(jié)果2.12112.12342.12512.1250誤差0.01%0.1%0.18%0.17%Fourier濾波的數(shù)據(jù)窗為一個(gè)周期（20ms），只有在20ms后才能得到正確的濾波結(jié)果，而Kalman濾波由于是遞歸計(jì)算，估計(jì)越來(lái)越接近真實(shí)值，所以不用20ms就可以得到接近正確的濾波結(jié)果。因此，可以說(shuō)Kalman濾波的速度要優(yōu)于Fourier濾波。在同樣的采樣精度下，無(wú)論是對(duì)不含非周期分量的信號(hào)的處理，還是對(duì)含非周期分量的信號(hào)的處理，Kalman濾波的效果要略好于Fourier濾波。結(jié)論1、對(duì)微機(jī)保護(hù)各種濾波算法特性的研究表明，在FIR型的濾波算法中，綜合各方面的特性比較，傅氏算法比其他算法具有優(yōu)勢(shì)。IIR型的濾波算法中，卡爾曼濾波比一般的IIR濾波器要性能更優(yōu)。2、研究采樣率對(duì)濾波算法的影響表