1、關(guān)于組合邏輯電路分析第一張，PPT共四十七頁，創(chuàng)作于2022年6月已知組合邏輯電路圖，確定它們的邏輯功能。（2）對邏輯函數(shù)表達(dá)式化簡組合邏輯電路：邏輯電路在某一時(shí)刻的輸出狀態(tài)僅 由該時(shí)刻電路的輸入信號所決定。7.1 組合邏輯電路的分析分析步驟：（1）根據(jù)邏輯圖，寫出邏輯函數(shù)表達(dá)式（4）由真值表確定邏輯電路的功能（3）根據(jù)最簡表達(dá)式列出真值表第二張，PPT共四十七頁，創(chuàng)作于2022年6月&1例: 分析下圖邏輯電路的功能。&1&ABYABABABY=ABAB=AB+AB真值表A B Y0 0 10 1 01 0 01 1 1功能:當(dāng)A、B取值相同時(shí)， 輸出為1, 是同或電路。AB=Y同或門第三張，

2、PPT共四十七頁，創(chuàng)作于2022年6月例:分析下圖邏輯電路的功能。Y1=A+B=A BY3=A+B=A BY2=A+BA+B+=(A+B)(A+B)=AB+AB真值表A B Y10 0 00 1 01 0 11 1 0Y2Y31 00 10 01 0功能: 當(dāng) AB 時(shí), Y1=1; 當(dāng) A111第四張，PPT共四十七頁，創(chuàng)作于2022年6月例：圖所示是一個(gè)密碼鎖控制電路。開鎖條件： (1)要撥對密碼； (2)將開鎖開關(guān)S閉合。 如果以上兩個(gè)條件都得到滿足，開鎖信號為1，報(bào)警 信號為0，鎖打開而不報(bào)警。否則開鎖信號為0，報(bào)警 信號為1，試分析該電路的密碼是多少？&1&1&ACF1BD1+5VR

3、F2開鎖信號報(bào)警信號F1=1ABCDF2=1ABCD第五張，PPT共四十七頁，創(chuàng)作于2022年6月根據(jù)給定的邏輯要求，設(shè)計(jì)出邏輯電路圖。設(shè)計(jì)步驟：（1）根據(jù)邏輯要求，定義輸入輸出邏輯變 量，列出真值表 7.2 組合邏輯電路的設(shè)計(jì)（4）畫出邏輯圖（3）化簡邏輯函數(shù)表達(dá)式（2）由真值表寫出邏輯函數(shù)表達(dá)式 第六張，PPT共四十七頁，創(chuàng)作于2022年6月三人表決電路例：設(shè)計(jì)三人表決電路，用與非門實(shí)現(xiàn)。10A+5VBCRY第七張，PPT共四十七頁，創(chuàng)作于2022年6月ABC00011110011275346001110010ABCY00000001101110001111010010111011真值表Y

4、=AB+AC+BC=AB+AC+BC=AB AC BC第八張，PPT共四十七頁，創(chuàng)作于2022年6月三人表決電路10A+5VBCRY=AB AC BCY&第九張，PPT共四十七頁，創(chuàng)作于2022年6月例：設(shè)計(jì)一個(gè)可控制的門電路，要求：當(dāng)控制端 E=0時(shí)，輸出端 Y=AB；當(dāng)E=1時(shí)，輸出端 Y=A+B控制端EABY00000001101110001111010010111011真值表輸入輸出EAB00011110011275346001110010Y=EB+EA+AB&EABY1第十張，PPT共四十七頁，創(chuàng)作于2022年6月例：設(shè)計(jì)一個(gè)由兩處控制一盞照明燈的電路，用與非門 實(shí)現(xiàn)。220VABY

5、解：兩處開關(guān)分別為A、B， 為輸入量。燈為輸出變量Y開關(guān)向上為1，向下為0燈亮為1，燈滅為0Y=ABAB真值表A B Y0 0 10 1 01 0 01 1 1=AB+ABY第十一張，PPT共四十七頁，創(chuàng)作于2022年6月例：旅客列車分為特快、直快和慢車，優(yōu)先順序?yàn)樘乜臁?直快和慢車。要求在同一時(shí)間只能有一趟列車從車站 開出，即只能給出一個(gè)開車信號，試設(shè)計(jì)滿足此要求 的邏輯電路。解：輸入變量：A特快，B直快，C慢車輸入變量取值的意義1：申請開出，0：不開出輸出變量：YA給特快的信號， YB給直快的信號 YC給慢車的信號輸出變量取值的意義1：開出信號，0：不開出信號第十二張，PPT共四十七頁，創(chuàng)

6、作于2022年6月ABCYA0000000101110001111010010111011真值表YB1000100YC001000000化簡1ABC00 01 11 100 10000YA111YA=A10ABC00 01 11 100 10011YB000YB=ABYC=ABC第十三張，PPT共四十七頁，創(chuàng)作于2022年6月1&1&ABYA邏輯電路圖CYBYCYA=AYC=ABCYB=AB第十四張，PPT共四十七頁，創(chuàng)作于2022年6月編碼器、譯碼器、全加器、數(shù)據(jù)選擇器等7.3.1 編 碼 器編碼：用數(shù)字或符號來表示某一對象或信號的過程稱 為編碼 n位二進(jìn)制代碼可以表示2n個(gè)信號8421編碼

7、：將十進(jìn)制的十個(gè)數(shù)0、1、29編成二進(jìn)制 的8421代碼7.3 常用數(shù)字集成組合邏輯電路第十五張，PPT共四十七頁，創(chuàng)作于2022年6月7.3.1 編 碼 器編碼器& +5VR10DCBA0 1 2 3 4 5 6 7 8 9 0111第十六張，PPT共四十七頁，創(chuàng)作于2022年6月數(shù)字集成編碼器T1147T114716 15 14 13 12 11 10 91 2 3 4 5 6 7 8 I4 I5 I6 I7 I8 Y2 Y1 地 VCC N Y3 I3 I2 I1 I0 Y0Y0Y3：信號輸出端 以反碼形式輸出I1I9：信號輸入端 低電平有效第十七張，PPT共四十七頁，創(chuàng)作于2022年6

8、月 譯碼是編碼的反過程，將二進(jìn)制代碼按編碼時(shí)的原意翻譯成有特定意義的輸出量。7.3.2 譯 碼 器1. 變量譯碼器若輸入變量的數(shù)目為n，則輸出端的數(shù)目N=2n例如：2線4線譯碼器、 3線8線譯碼器、 4線16線譯碼器等。 現(xiàn)以3線8線譯碼器74LS138為例說明第十八張，PPT共四十七頁，創(chuàng)作于2022年6月A2 A0是譯碼器輸入端，Y0 Y7是譯碼器輸出端。Y0 Y7都輸出高電平。譯碼器才正常譯碼；否則不論A2 A0為何值，SC SB SA為三個(gè)使能輸入端，只有當(dāng)它們分別為0、0、1，且低電平有效。1 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地 VCC Y0

9、Y1 Y2 Y3 Y4 Y5 Y674LS13816 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS138管腳圖第十九張，PPT共四十七頁，創(chuàng)作于2022年6月A2 A1 A0 Y0Y2Y5Y4Y1Y3Y6Y774LS138 真值表0000111000111101001011010 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0Y0=A2A1A0 Y1A2A1A0 =Y2=A2

10、A1A0 Y7=A2A1A0 SCSASB+1 01 01 01 01 01 01 01 0101 1 1 1 1 1 1 11 1 1 1 1 1 1 1第二十張，PPT共四十七頁，創(chuàng)作于2022年6月1A0 A2 A2 A2 A1 11A1 A1 A0 A0 &Y0=A2A1A0 &.&Y7=A2A1A0 Y1A2A1A0 =當(dāng)SA=1、SB= SC =0時(shí)，才正常譯碼。1SASBSCG1第二十一張，PPT共四十七頁，創(chuàng)作于2022年6月 任何一個(gè)三輸入變量的邏輯函數(shù)都可以用74LS138和一個(gè)與非門來實(shí)現(xiàn)。 例：用74LS138實(shí)現(xiàn)Y=AB+BC Y=AB（C+C）+BC（A+A）=AB

11、C+ABC+ABC=ABC+ABC+ABC=ABC ABC ABC=Y3Y6Y774LS138A0 A2 A1 A B CSASBSC1Y3Y6Y7&Y1. 變量譯碼器Y7=A2A1A0 第二十二張，PPT共四十七頁，創(chuàng)作于2022年6月例：用74LS138構(gòu)成八路數(shù)據(jù)分配器。 DY0Y5Y4Y1Y3Y6Y7A2 A1 A0=010 當(dāng)SA=1,SB=0,Y2Y2=0如果D=0,即SC=0,正常譯碼,Y2=1如果D=1,即SC=1,不譯碼,所以Y2 =D74LS138A0 A2 A1 SASBSC1Y6Y7DA2 A1 A0 Y0Y1.數(shù)據(jù)輸入選擇控制端A2A1A0第二十三張，PPT共四十七頁

12、，創(chuàng)作于2022年6月2. 顯示器、譯碼器abfgecdf g a be dc +a b c d e f ga b c d e f g+ +(1)數(shù)碼顯示器：用來顯示數(shù)字、文字或符號。共陰極接法共陽極接法第二十四張，PPT共四十七頁，創(chuàng)作于2022年6月74LS24816 15 14 13 12 11 10 91 2 3 4 5 6 7 8A1 A2 LT IB/YBR IBR A3 A0 地 VCC Yf Yg Ya Yb Yc Yd YeYaYg: 譯碼器輸出端，與共陰極半導(dǎo)體數(shù)碼管中對應(yīng)字段ag的管腳相連。LT : 燈測試輸入端，當(dāng)它等于零時(shí)，數(shù)碼管顯示8A3A0：8421碼輸入端(2)

13、74LS248七段字形顯示譯碼器IB：滅燈輸入端，當(dāng)它等于零時(shí)，數(shù)碼管各段均熄滅IBR：滅零輸入端，只有A3A0均為零且IBR也為零， 數(shù)碼管各段均熄滅。YBR：滅零輸出端，當(dāng)A3A0均為零且IBR也為零， YBR 輸出零。它與IB共用一個(gè)端。第二十五張，PPT共四十七頁，創(chuàng)作于2022年6月74LS248七段字形顯示譯碼器的真值表A3 A2 A1 A0 Ya Yb Yc Yd Ye Yf Yg 顯示字形0 0 0 01 1 1 1 1 1 00 0 0 10 1 1 0 0 0 0.1 0 0 01 1 1 1 1 1 11 0 0 11 1 1 0 1 1 1第二十六張，PPT共四十七頁，

14、創(chuàng)作于2022年6月A3A2A1A0YaYbYcYdYeYf YgabcdefgR+5V74LS248數(shù)碼管A3A2A1A074LS248與數(shù)碼管的連接第二十七張，PPT共四十七頁，創(chuàng)作于2022年6月IBR YBRIBR YBRIBR YBRIBR YBRIBR YBRIBR YBR0000001011100000000011100110滅 零 控 制 示 意 圖20 7 .03A3 A2 A1 A0第二十八張，PPT共四十七頁，創(chuàng)作于2022年6月7.3.3 加 法 器 兩個(gè)二進(jìn)制數(shù)相加，稱為“半加”，實(shí) 現(xiàn)半加操作的電路叫做半加器。=1&ABSCCOSCABS=AB+AB=A+BC=AB

15、半加器邏輯圖半加器邏輯符號真值表A B C0 0 00 1 01 0 1 1 S010 11 01.半加器A、B為兩個(gè)加數(shù)C為向高位的進(jìn)位S為本位和第二十九張，PPT共四十七頁，創(chuàng)作于2022年6月 被加數(shù)、加數(shù)以及低位的進(jìn)位三者相加稱 為“全加”，實(shí)現(xiàn)全加操作的電路叫做 全加器。AnBnCn-1Sn00000001101110001111010010111011真值表Cn01111000Sn=AnBnCn-1+ AnBnCn-1+AnBnCn-1 +AnBnCn-1+(AnBn+AnBn)Cn-1=(AnBn +AnBn)Cn-1=SCn-1+S Cn-1=S + Cn-1S=An + Bn

16、2. 全加器Cn-1：來自低位的進(jìn)位Cn：向高位的進(jìn)位半加器的和Cn=AnBn Cn-1+ AnBn Cn-1AnBn Cn-1 + AnBn Cn-1第三十張，PPT共四十七頁，創(chuàng)作于2022年6月COCnAnBnCISnCn-1Sn=SCn-1+ SCn-1= S Cn-1全加器邏輯符號由半加器及或門組成的全加器半加器半加器AnBnCn-1CnSnSAnBn SCn-11Cn=S Cn-1+An BnS=An + BnCn= SCn-1+AnBn第三十一張，PPT共四十七頁，創(chuàng)作于2022年6月例：試用74LS183構(gòu)成兩個(gè)四位二進(jìn)制數(shù)相加 的電路S0S1S2C3A2 B2A1 B12Ci

17、 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS1832Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183S3A0 B0A3 B3 74LS183是加法器集成電路組件，含有兩個(gè)獨(dú)立的全加器。第三十二張，PPT共四十七頁，創(chuàng)作于2022年6月例:用全加器構(gòu)成五人表決 電路Ci S iAi Bi Ci-1Ci S iAi Bi Ci-1Ci S iAi Bi Ci-1YA B CD E123A B C1 1 10 0 00 1 11 1 00 0 11 0 0DE狀態(tài)Y無須判別無須判別只要有一個(gè)1全為0全為1只要有一個(gè)0101010A

18、、B、C、D、E為五個(gè)輸入量；Y為輸出量。第三十三張，PPT共四十七頁，創(chuàng)作于2022年6月1、寫出圖1電路的邏輯表達(dá)式。答案： 組合邏輯電路 習(xí)題2、寫出圖2電路的邏輯表達(dá)式。圖2答案：&1ABY1&圖1ABCDY1第三十四張，PPT共四十七頁，創(chuàng)作于2022年6月 3、已知某門電路的輸入A、B和輸出Y的波形如圖3所示。試分析它是哪種門電路，并畫出它的邏輯符號。圖3答案：1ABY或非門邏輯符號ABY 4、邏輯電路符號如圖4（a），輸入波形如圖（ b ）所示。試畫出輸出Y的波形。圖4&ABYC(a)(b)YABC第三十五張，PPT共四十七頁，創(chuàng)作于2022年6月圖5CIC0FiAiBiCi1C

19、i 5、圖5數(shù)字單元電路中，當(dāng)Ai=1， Bi=1及Ci1=1時(shí)，輸出Fi和Ci分別是 和 。11 6、在圖中畫出實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加的聯(lián)線圖。當(dāng)A=01， B=11時(shí)，A=01;則相加結(jié)果為 。AiBiCi1SiCiAiBiCi1SiCi1000111001第三十六張，PPT共四十七頁，創(chuàng)作于2022年6月7、應(yīng)用邏輯代數(shù)運(yùn)算法則化簡下列各式：答案：第三十七張，PPT共四十七頁，創(chuàng)作于2022年6月8、應(yīng)用邏輯代數(shù)運(yùn)算法則推證下列各式：答案：第三十八張，PPT共四十七頁，創(chuàng)作于2022年6月9、應(yīng)用卡諾圖化簡下列各式：1 11 100 01 11 1001ABC答案：（1）將邏輯函數(shù)化為最小

20、項(xiàng)表達(dá)式畫出卡諾圖化簡，得第三十九張，PPT共四十七頁，創(chuàng)作于2022年6月9、應(yīng)用卡諾圖化簡下列各式：答案：（2）把邏輯函數(shù)式化簡，得00 01 11 100001ABCD11101 11 111直接寫入卡諾圖第一項(xiàng)占最下行四個(gè)小方格；第二項(xiàng)占最左列中間兩個(gè)小方格；第三項(xiàng)占第三行中間兩個(gè)小方格；第四項(xiàng)占一個(gè)小方格；111第四十張，PPT共四十七頁，創(chuàng)作于2022年6月10、化簡答案：并用CT74LS20雙4輸入與非門組成電路。 要用CT74LS20雙4輸入與非門組成電路，須將上式變換為與非邏輯式。第四十一張，PPT共四十七頁，創(chuàng)作于2022年6月10、化簡答案：并用CT74LS20雙4輸入與非門組成電路。 用CT74LS20雙4輸入與非門組成電路的聯(lián)線圖。1763&ADYC&141389101112+5V254第四十二張，PPT共四十七頁，創(chuàng)作于2022年6月 11、設(shè)計(jì)一個(gè)圖7所示的選通電路，并用與非門實(shí)現(xiàn)其功能。M為控制信號，當(dāng)