1、第三講第三講 數字電路的仿真實驗數字電路的仿真實驗3.1 數字電路中的常用元件與儀器數字電路中的常用元件與儀器3.2 555定時器定時器3.3 數字鐘數字鐘v數字電路不同于模擬電路，它是以數字信號為處理數字電路不同于模擬電路，它是以數字信號為處理對象，研究各輸入與輸出之間的聯系，實現一定的邏對象，研究各輸入與輸出之間的聯系，實現一定的邏輯關系的電路。輯關系的電路。v數字邏輯基礎主要涵蓋數制與編碼、布爾代數及其數字邏輯基礎主要涵蓋數制與編碼、布爾代數及其邏輯實現、集成邏輯電路和觸發器，為電路分析和設邏輯實現、集成邏輯電路和觸發器，為電路分析和設計準備基礎知識；計準備基礎知識；v數字電路的分析和設

2、計方法，包括組合邏輯電路、數字電路的分析和設計方法，包括組合邏輯電路、同步時序邏輯電路、異步時序邏輯電路以及脈沖產生同步時序邏輯電路、異步時序邏輯電路以及脈沖產生與整形電路；可編程邏輯器件，包括與整形電路；可編程邏輯器件，包括ROM、PLA、PAL、GAL及在系統編程技術。及在系統編程技術。3.1 數字電路中的常用元件與儀器數字電路中的常用元件與儀器3.1.1 CMOS 4000系列系列 v打開拾取元件對話框，在類別中位于第三的打開拾取元件對話框，在類別中位于第三的是是CMOS 4000 series，即，即CMOS 4000系列系列元件，如圖元件，如圖3-1所示，它是一種早期生產的所示，它是

3、一種早期生產的CMOS器件，在國外已限用，但由于這類器器件，在國外已限用，但由于這類器件比較便宜，目前我們國家使用的還比較多。件比較便宜，目前我們國家使用的還比較多。圖圖3-1 CMOS 4000系列元件系列元件v4000系列與系列與74系列是對應的，比如系列是對應的，比如4000系列系列的的4511和和74系列的系列的7448對應，都是對應，都是BCD到到七段顯示譯碼器，輸出高電平有效，如圖七段顯示譯碼器，輸出高電平有效，如圖3-2所示。所示。v從圖中可以看出，除了從圖中可以看出，除了4、5管腳的標識和用管腳的標識和用法稍有不同外，其他管腳號及標識都一樣。法稍有不同外，其他管腳號及標識都一樣

4、。它們用來驅動共陰極七段數碼顯示。但需要它們用來驅動共陰極七段數碼顯示。但需要注意的是，它們的工作電壓和邏輯電平標準注意的是，它們的工作電壓和邏輯電平標準并不完全一致。并不完全一致。 圖圖3-2 BCD到七段顯示譯碼器到七段顯示譯碼器4511與與74484000系列元件的子類劃分，和系列元件的子類劃分，和74系列也是對應的，如表系列也是對應的，如表3-1所示。所示。名名 稱稱含含 義義Adders加法器加法器Buffers & Drivers緩沖器和驅動器緩沖器和驅動器Comperators比較器比較器Counters計數器計數器Decoders譯碼器譯碼器Encoders編碼器編碼器

5、Flip-Flops & Latches觸發器和鎖存器觸發器和鎖存器Frequency Dividers & Timers分頻器和定時器分頻器和定時器Gates & Inverters門電路和反相器門電路和反相器Memory存儲器存儲器Misc. Logic混雜邏輯器件混雜邏輯器件Multiplexers選擇器選擇器Multivibrators多諧振蕩器多諧振蕩器Phase-Locked-Loops(PLL)鎖相環鎖相環Registers寄存器寄存器Signal Switches信號開關信號開關v另外，元件也可按生產廠家來查找，如圖另外，元件也可按生產廠家來查找，如圖3

6、-3中的中的Fairchild、Microchip和和Texas Instruments都是都是制造商的名稱。制造商的名稱。圖圖3-3 4000系列元件的子類系列元件的子類3.1.2 TTL 74系列系列vTTL74系列根據制造工藝的不同又分為如圖系列根據制造工藝的不同又分為如圖3-4所示所示的幾大類，每一類的元件的子類都相似，比如的幾大類，每一類的元件的子類都相似，比如7400和和74LS00功能一樣。功能一樣。 圖圖3-4 TTL 74系列系列v由于每一類元件眾多，而對于學過數字電子技術的由于每一類元件眾多，而對于學過數字電子技術的讀者來說，對常用的元件功能代號已熟悉，可在元讀者來說，對常

7、用的元件功能代號已熟悉，可在元件拾取對話框中的件拾取對話框中的“Keywords”中鍵入元件名稱，中鍵入元件名稱，采用直接查詢的方式比較省時，如圖采用直接查詢的方式比較省時，如圖 3-5所示。所示。圖圖3-5 直接拾取元件對話框直接拾取元件對話框3.1.3 數據轉換器數據轉換器v數據轉換器在數據轉換器在Proteus元件拾取對話框中的元件拾取對話框中的“Data Converters”類中，如圖類中，如圖3-6所示。所示。v常用數據轉換器有并行常用數據轉換器有并行8位模數轉換器位模數轉換器(如如ADC0809)、8位數模轉換器位數模轉換器(如如DAC0808)、LF采樣保持器、采樣保持器、MA

8、X串行數模轉換串行數模轉換器、器、3(1/2)位雙斜坡位雙斜坡AD轉換器、具有轉換器、具有I2C接口接口的小型串行數字濕度傳感器的小型串行數字濕度傳感器TC74及具有及具有SPI接接口的溫度傳感器口的溫度傳感器TC72和和TC77等。可按子類來等。可按子類來查找查找 圖圖3-6 數據轉換器類元件拾取對話框數據轉換器類元件拾取對話框3.1.4 可編程邏輯器件及現場可編程邏輯器件及現場可編程邏輯陣列可編程邏輯陣列v可編程邏輯器件及現場可編程邏輯陣列位于可編程邏輯器件及現場可編程邏輯陣列位于Proteus元件拾元件拾取對話框中的取對話框中的 PLDs & FPGAs類中，此類元件較少，沒有類

9、中，此類元件較少，沒有再劃分子類，一共有十二個元件，如圖再劃分子類，一共有十二個元件，如圖3-7所示。所示。圖圖3-7 可編程邏輯器件及現場可編程邏輯陣列類元件可編程邏輯器件及現場可編程邏輯陣列類元件3.1.5 顯示器件顯示器件v數字電路分析與設計中常用的顯示器件在數字電路分析與設計中常用的顯示器件在Proteus元元件拾取對話框中的件拾取對話框中的Optoelectronics類中，如圖類中，如圖3-8所示。所示。圖圖3-8 顯示器件顯示器件v常用的七段顯示，元件名的前綴為常用的七段顯示，元件名的前綴為7SEG-，在用到，在用到此類元件時，采取部分查詢方法，直接在此類元件時，采取部分查詢方法

10、，直接在“Keywords”中輸入中輸入“7SEG-”即可，根據元件后即可，根據元件后面的英文說明來選取所需元件。面的英文說明來選取所需元件。v圖圖3-8中右面前三行（中右面前三行（7SEG-BCD）列舉的元件都）列舉的元件都是七段是七段BCD數碼顯示，輸入為四位數碼顯示，輸入為四位BCD碼，用時可碼，用時可省去顯示譯碼器；第四、五、六行（省去顯示譯碼器；第四、五、六行（7SEG-COM-AN）都是七段）都是七段共陽極共陽極數碼管，輸入端應接顯示譯數碼管，輸入端應接顯示譯碼器碼器7447。第七、八、九行（。第七、八、九行（7SEG-COM-CAT）三個數碼管都是七段三個數碼管都是七段共陰極共陰

11、極接法，使用時輸入端應接法，使用時輸入端應接顯示譯碼器接顯示譯碼器7448。v我們來仔細看一下顯示器件的子類劃分，如圖我們來仔細看一下顯示器件的子類劃分，如圖3-9所示。顯示器件共分十類，如表所示。顯示器件共分十類，如表3-2所示。所示。 圖圖3-9 顯示器件的子類顯示器件的子類 名名 稱稱含含 義義 7-Segment Displays七段顯示七段顯示Alphanumeric LCDs數碼液晶顯示數碼液晶顯示 Bargraph Displays條狀顯示條狀顯示(十位十位) Dot Matrix Displays點陣顯示點陣顯示Graphical LCDs圖形液晶顯示圖形液晶顯示 Lamps燈

12、泡燈泡名名 稱稱含含 義義LCD Controllers液晶控制器液晶控制器LEDs發光二極管發光二極管Optocouplers光電耦合器光電耦合器Serial LCDs串行液晶顯示器串行液晶顯示器表表3-2 顯示器件的分類顯示器件的分類v常用的發光二極管常用的發光二極管LEDs子類中的元件如圖子類中的元件如圖3-10所所示。選用時要用示。選用時要用ACTIVE庫庫中的元件而不用中的元件而不用DEVICE庫中的元件，在本書中，我們規定，庫中的元件，在本書中，我們規定，ACTIVE庫中庫中的元件是能動畫演示的，而的元件是能動畫演示的，而DEVICE是不能的。是不能的。圖圖3-10 子類子類LED

13、s 中的器件中的器件v“Bargraph Displays”條狀顯示子類中只有兩個元條狀顯示子類中只有兩個元件，如圖件，如圖3-11所示。主要區別在于顏色不同，這個所示。主要區別在于顏色不同，這個元件相當于十個元件相當于十個LED二極管并排放置在一起，管腳二極管并排放置在一起，管腳號小的一端接高電平，管腳號大的一端接低電平。號小的一端接高電平，管腳號大的一端接低電平。在多個發光二極管共同使用時，通常用它比較方便。在多個發光二極管共同使用時，通常用它比較方便。圖圖3-11 條狀顯示條狀顯示3.1.6 調試工具調試工具v數字電路分析與設計中常用的調試工具在數字電路分析與設計中常用的調試工具在Pro

14、teus元件拾取對話框中的元件拾取對話框中的“Debugging Tools”類中，類中，一共不到二十個，如圖一共不到二十個，如圖3-12所示。所示。v其中最常用的是其中最常用的是邏輯電平探測器邏輯電平探測器LOGICPROBEBIG(用在電路的輸出端用在電路的輸出端)、邏輯狀邏輯狀態態LOGICSTATE和和邏輯電平翻轉邏輯電平翻轉LOGICTOGGLE(用在電路的輸入端用在電路的輸入端)。不妨調出來。不妨調出來試試看。試試看。圖圖3-12 調試工具調試工具v上述講到的顯示元件和調試工具，我們已經調出來上述講到的顯示元件和調試工具，我們已經調出來了一部分，并適當地連了線，如圖了一部分，并適當

15、地連了線，如圖3-13所示。所示。圖圖3-13 部分元件和調試工具的使用方法部分元件和調試工具的使用方法3.2 555 定定 時時 器器v555定時器是一個非常有用的模擬數字混合定時器是一個非常有用的模擬數字混合器件，我們在進行數字邏輯電路設計時經常器件，我們在進行數字邏輯電路設計時經常要用它來組成無穩態或單穩態電路，產生連要用它來組成無穩態或單穩態電路，產生連續或單個脈沖。續或單個脈沖。v555定時器能在寬電源電壓范圍內工作，可定時器能在寬電源電壓范圍內工作，可承受較大的負載電流。雙極型承受較大的負載電流。雙極型555定時器的定時器的電源電壓為電源電壓為516V，最大負載電流為，最大負載電流

16、為200mA。CMOS型型7555定時器的電源電壓為定時器的電源電壓為318V，最大負載電流為最大負載電流為4mA。3.2.1 555定時器的內部構成定時器的內部構成v555定時器因其內部有三個定時器因其內部有三個5K串聯電阻而得串聯電阻而得名。內部仿真原理圖見圖名。內部仿真原理圖見圖3-14，其中，其中4端復位端復位未給出。未給出。vU1和和U2為兩個模擬器件，接成了電壓比較器；為兩個模擬器件，接成了電壓比較器；U3和和U4兩個與非門接成了低電平輸入有效的兩個與非門接成了低電平輸入有效的鎖存器，前面各加上一個反相器，變成了輸鎖存器，前面各加上一個反相器，變成了輸入高電平有效的鎖存器，入高電平

17、有效的鎖存器，U5為反相緩沖器，為反相緩沖器，驅動輸出；驅動輸出；Q1為三極管，發射極為三極管，發射極1端應接地，端應接地，通過控制其基極電位使其工作在導通或關斷通過控制其基極電位使其工作在導通或關斷兩個狀態。兩個狀態。圖圖3-14 555定時器的內部仿真原理圖定時器的內部仿真原理圖v由于理想運放輸入端電流可考慮為零，所以三個由于理想運放輸入端電流可考慮為零，所以三個5K電阻串聯對電阻串聯對8端的直流電源端的直流電源Vcc進行分壓，其中進行分壓，其中U1的反相端和的反相端和U2的同相端分別為的同相端分別為2Vcc/3和和Vcc/3。v555定時器的三個輸入端與輸出端及內部三極管的定時器的三個輸

18、入端與輸出端及內部三極管的狀態之間的關系如表狀態之間的關系如表3-3所示。所示。 輸輸 入入輸輸 出出復位復位(4)VI1(6)VI2(2)VO(3)Q1 狀狀態態低低 低低導通導通高高2VCC/3VCC/3低低導通導通高高VCC/3不變不變不變不變高高2VCC/32VCC/3VCC/3不確不確定定不確不確定定表表3-3 555定時器輸入輸出之間的關系定時器輸入輸出之間的關系 3.2.2 555定時器組成的多諧振蕩器定時器組成的多諧振蕩器v555定時器外接一個電容充放電電路即可構成一個無穩態多諧定時器外接一個電容充放電電路即可構成一個無穩態多諧振蕩器，在振蕩器，在3端產生方波信號，且頻率可調，

19、如圖端產生方波信號，且頻率可調，如圖3-15所示所示 圖圖3-15 555定時器構成的多諧振蕩器定時器構成的多諧振蕩器v在在555定時器的電源定時器的電源8端和接地端和接地1端之間從上到下串端之間從上到下串接電阻接電阻R4、R5和電容和電容C2。把。把555定時器的定時器的6端和端和2端端(即內部兩個電壓比較器的同相和反相輸入端即內部兩個電壓比較器的同相和反相輸入端)連連在一起，再接到電容在一起，再接到電容C2上端，即兩個比較器的外部上端，即兩個比較器的外部輸入電壓都取為電容輸入電壓都取為電容C2上的變化量，再與各自的固上的變化量，再與各自的固定電壓定電壓2Vcc/3和和Vcc/3比較，觸發鎖

20、存器，使比較，觸發鎖存器，使Q1飽飽和導通。因和導通。因7端接在端接在R5上方，此時相當于接地，上方，此時相當于接地，C2通過通過R5放電。然后放電。然后R4、R5和和C2回路再充電，反復回路再充電，反復進行的結果，將導致進行的結果，將導致3端輸出方波。端輸出方波。v為了觀看這種效果，為了觀看這種效果，C2應拾取應拾取“CAPACITOR”(ACTIVE庫庫)元件，且在元件，且在U5前放置前放置“LOGICPROBEBIG”邏輯電平探測器，觀察輸邏輯電平探測器，觀察輸出電平的變化及與出電平的變化及與Q1導通之間的關系。導通之間的關系。v下面再放置一個圖表分析。圖表分析不同于示波器，下面再放置一

21、個圖表分析。圖表分析不同于示波器，可靜態分析圖形，并且自動生成，還可隨圖形一起可靜態分析圖形，并且自動生成，還可隨圖形一起打印，用于分析或教學很方便。打印，用于分析或教學很方便。v圖表中可添加軌跡。所謂圖表中可添加軌跡。所謂軌跡軌跡，即電路中被測點的，即電路中被測點的電壓隨時間變化的曲線，可以是模擬量或數字量。電壓隨時間變化的曲線，可以是模擬量或數字量。v添加軌跡的第一步是在被測點加上電壓探針，一共添加軌跡的第一步是在被測點加上電壓探針，一共加四個，分別為加四個，分別為C2上的模擬電壓變化量上的模擬電壓變化量Vc、內部、內部5K電阻上的兩個固定點電壓電阻上的兩個固定點電壓V2/3和和V1/3以

22、及輸出以及輸出Vout。先運行仿真，可以看到這幾點電壓值的變化先運行仿真，可以看到這幾點電壓值的變化情況。情況。v停止仿真。點擊左邊工具欄內的圖表類型按鈕，在停止仿真。點擊左邊工具欄內的圖表類型按鈕，在對象選擇區對象選擇區“GRAPHS”中選中選“MIXED”(混合混合)項，項，如圖如圖3-16所示。所示。v然后在圖形編輯區點擊鼠標左鍵拖出一個圖表分析然后在圖形編輯區點擊鼠標左鍵拖出一個圖表分析框，再次點擊左鍵確認，如圖框，再次點擊左鍵確認，如圖3-17所示。所示。圖圖3-16 圖表類型選擇圖表類型選擇 圖圖3-17 圖表分析框圖表分析框 v在圖在圖3-17中的非標題區，即中間的空白區雙擊，出

23、現如圖中的非標題區，即中間的空白區雙擊，出現如圖3-18所示的對話框，可修改圖表分析的標題為所示的對話框，可修改圖表分析的標題為“555 ANALYSIS”。再把橫軸的時間長度改為。再把橫軸的時間長度改為6秒。因為本題秒。因為本題555構成的方波周期為構成的方波周期為1秒，這樣可出現秒，這樣可出現6個周期，當然也可以再個周期，當然也可以再少幾個周期。少幾個周期。 圖圖3-18 修改標題及橫坐標修改標題及橫坐標v接下來可在圖表框中加入軌跡，即我們上邊添加的接下來可在圖表框中加入軌跡，即我們上邊添加的四個電壓探針，但這里我們只添加兩個軌跡，四個電壓探針，但這里我們只添加兩個軌跡，Vc和和Vout。

24、這兩個量一個為模擬量，一個為數字量。這兩個量一個為模擬量，一個為數字量。v為了使為了使Vc和和Vout位于同一起始高度，必須把二者都位于同一起始高度，必須把二者都當作當作模擬量模擬量來添加。在圖表框內點擊右鍵即出現右來添加。在圖表框內點擊右鍵即出現右鍵菜單，選取鍵菜單，選取“Add Traces”，出現一個對話框。，出現一個對話框。先選擇軌跡類型為先選擇軌跡類型為“Analog” 模擬量，在模擬量，在Probe P1中出現四個探針，選擇中出現四個探針，選擇Vc，如圖，如圖3-19所示，點所示，點擊擊“OK”，關閉對話框。再重復添加軌跡，仍選擇，關閉對話框。再重復添加軌跡，仍選擇軌跡類型軌跡類型

25、“Analog”，在，在Probe P1中選擇中選擇“Vout”。v按按“Space”空格鍵即生成相應的波形，而不必點空格鍵即生成相應的波形，而不必點擊仿真運行按鈕。擊仿真運行按鈕。圖圖3-19 添加模擬量軌跡對話框添加模擬量軌跡對話框v555定時器接成多諧振蕩器時的頻率計算公式為定時器接成多諧振蕩器時的頻率計算公式為CCTon121121CCT()ln()ln2VVTRR CRR CVVToff2121T0lnln20VTR CR CVonoff211211(2)ln20.7(2)TTTRR CRR C21111.4(2)fRRCTTCC13VVTCC23VV其中其中 由此可計算出圖由此可計

26、算出圖3-15中的輸出頻率約為中的輸出頻率約為1Hz。v由集成器件連接而成的頻率可調的方波發生器電路由集成器件連接而成的頻率可調的方波發生器電路如圖如圖3-20所示。示波器的動態波形如圖所示。示波器的動態波形如圖3-21所示。所示。 圖圖3-20 由集成由集成555定時器構成的多諧振蕩器定時器構成的多諧振蕩器圖圖3-21 多諧振蕩器示波器的波形多諧振蕩器示波器的波形3.2.3 555定時器組成的單穩態電路定時器組成的單穩態電路v555定時器接成單穩態電路時，通過外部觸發可產定時器接成單穩態電路時，通過外部觸發可產生單脈沖，且脈沖寬度生單脈沖，且脈沖寬度Tw可通過下面式子計算。可通過下面式子計算

27、。CCW212121CCCC0lnln3 1.123VTRCRCRCVV圖圖3-22為單穩態電路的仿真圖。其中為單穩態電路的仿真圖。其中R1和按鈕組成和按鈕組成一個負脈沖發生器，操作時動作盡量為快，這個時一個負脈沖發生器，操作時動作盡量為快，這個時間要遠遠小于間要遠遠小于Tw的寬度才能觀察到效果。示波器的的寬度才能觀察到效果。示波器的圖形如圖圖形如圖3-23所示，其中上方的正脈沖為單穩態電所示，其中上方的正脈沖為單穩態電路的輸出，下方為觸發脈沖。路的輸出，下方為觸發脈沖。圖圖3-22 555構成的單穩態電路構成的單穩態電路圖圖3-23 555構成的單穩態電路示波器波形構成的單穩態電路示波器波形

28、3.3 數數 字字 鐘鐘v數字鐘電路是一款經典的數字邏輯電路，它可以是數字鐘電路是一款經典的數字邏輯電路，它可以是一個簡單的秒鐘，也可以只計分和時，還可以計秒、一個簡單的秒鐘，也可以只計分和時，還可以計秒、分、時，分別為分、時，分別為12小時制或小時制或24小時制，外加校時和小時制，外加校時和整點報時電路。整點報時電路。本題目的設計要求為：本題目的設計要求為：v能計秒、分、時，且為能計秒、分、時，且為24小時制；小時制；v能進行數字顯示；能進行數字顯示；v分和時能夠校對；分和時能夠校對；v實現整點報時功能，且四高一低。實現整點報時功能，且四高一低。數字鐘總體設計方案數字鐘總體設計方案60進制進

29、制計數器計數器60進制進制計數器計數器24進制進制計數器計數器校時校時電路電路校分校分電路電路時基時基電路電路分頻分頻電路電路時顯示時顯示分顯示分顯示秒顯示秒顯示譯碼電路譯碼電路譯碼電路譯碼電路譯碼電路譯碼電路報時報時電路電路秒脈沖秒脈沖高音高音低音低音1HZCLK3.3.1 核心器件核心器件74LS90簡介簡介v本題目的核心器件是計數器。計數器的選擇很多，本題目的核心器件是計數器。計數器的選擇很多，常用的有同步十進制計數器常用的有同步十進制計數器74HC160以及異步二、以及異步二、五、十進制計數器五、十進制計數器74LS90。這里選用。這里選用74LS90芯片。芯片。v74LS90的引腳圖

30、如圖的引腳圖如圖3-34所示。所示。 圖圖3-34 74LS90引腳圖引腳圖v74LS90內部是由兩部分電路內部是由兩部分電路組成的。一部分是由組成的。一部分是由時鐘時鐘CKA與一位與一位觸發器觸發器Q0組成的組成的二進二進制計數器制計數器，可計一位二進制數；，可計一位二進制數；另外一部分是由另外一部分是由時鐘時鐘CKB與三與三個個觸發器觸發器Q1、Q2、Q3組成的組成的五進制異步計數器五進制異步計數器，可計五個，可計五個數數000100。如果把。如果把Q0和和CKB連接起來，外部時鐘信號連接起來，外部時鐘信號接到接到CKA上，那么由時鐘上，那么由時鐘CKA和和Q0、Q1、Q2、Q3組組成成十

31、進制計數器十進制計數器。vR0(1)和和R0(2)是是異步清零端異步清零端，兩個同時為高電平有效；兩個同時為高電平有效；R9(1)和和R9(2)是是置置9端端，兩個同時為，兩個同時為高電平時，高電平時，Q3Q2Q1Q0=1001；正常計數時，必須保證正常計數時，必須保證R0(1)和和R0(2)中至少一個接低電平，中至少一個接低電平，R9(1)和和R9(2)中至少一個接低中至少一個接低電平。電平。R0(1) R0(2)R9(1)R9(2) Q3 Q2 Q1 Q01 1 01 1 00 0 0 00 0 0 00 1 1 0 1 11 0 0 11 0 0 10 00 0 0 0 0 0 計計 數

32、數表表3-8 74LS90的功能表的功能表v本題每個本題每個74LS90都應首先接成十進制計數器，如圖都應首先接成十進制計數器，如圖3-35所示。所示。v74LS90內部原理如圖內部原理如圖3-36所示，這是一個異步時序電路。所示，這是一個異步時序電路。圖中的圖中的S1、S2對應于集成芯片的對應于集成芯片的6、7管腳，管腳，R1、R2對對應于集成芯片的應于集成芯片的2、3管腳，管腳，CP0對應于對應于14管腳，管腳，CP1對對應于應于1管腳，管腳，Q3、Q2、Q1、Q0分別對應于分別對應于11、8、9、12管腳。管腳。JKCPQQJKCPQQJKCPQQJKQQ&SSCPRRCP120

33、1120000111122222103333QQQQ0123SdRdCP3圖圖3-35 74LS90接成的十進制計數器接成的十進制計數器 圖圖3-36 74LS90的內部原理圖的內部原理圖3.3.2 分步設計與仿真分步設計與仿真1. 計時電路計時電路v計時電路共分三部分：計秒、計分和計時。其中計秒和計計時電路共分三部分：計秒、計分和計時。其中計秒和計分都是分都是60進制，而計時為進制，而計時為24進制。難點在于三者之間進位進制。難點在于三者之間進位信號的實現。信號的實現。(1) 計秒、計分電路計秒、計分電路 個位向十位的進位實現個位向十位的進位實現v用兩片用兩片74LS90異步計數器接成一個異

34、步的異步計數器接成一個異步的60進制計數器。進制計數器。所謂異步所謂異步60進制計數器，即兩片進制計數器，即兩片74LS90的時鐘不一致。的時鐘不一致。個位時鐘為個位時鐘為1Hz方波來計秒，十位計數器的時鐘信號需要方波來計秒，十位計數器的時鐘信號需要從個位計數器來提供。從個位計數器來提供。v進位信號的要求是在十個秒脈沖中只產生一個下降沿，且進位信號的要求是在十個秒脈沖中只產生一個下降沿，且與第十秒的下降沿對齊。只能從個位計數器的輸出端來提與第十秒的下降沿對齊。只能從個位計數器的輸出端來提供，不可能從其輸入端來找。而計數器的輸出端只有供，不可能從其輸入端來找。而計數器的輸出端只有Q0、Q1、Q2

35、、Q3四個信號，要么是其中一個，要么是它們之四個信號，要么是其中一個，要么是它們之間的邏輯運算結果。間的邏輯運算結果。v把個位的四個輸出波形畫出來，如圖把個位的四個輸出波形畫出來，如圖3-37所示。由于所示。由于74LS90是在時鐘的下降沿到來時計數，所以是在時鐘的下降沿到來時計數，所以Q3正好符合要正好符合要求，在十秒之內只給出一個求，在十秒之內只給出一個下降沿下降沿，且與第十秒的下降沿對，且與第十秒的下降沿對齊。齊。Q2雖然也只產生一個下降沿，但產生的時刻不對。雖然也只產生一個下降沿，但產生的時刻不對。v個位和十位之間的進位信號就找到了，把個位的個位和十位之間的進位信號就找到了，把個位的Q

36、3(11端端)連連接到十位的接到十位的CKA(14端端)上。上。圖圖3-37 74LS90接成的個位計數器時序圖接成的個位計數器時序圖六十進制的實現六十進制的實現v當計秒到當計秒到59時，希望回時，希望回00。此時個位正好是計滿十個數，不用清。此時個位正好是計滿十個數，不用清零即可自動從零即可自動從9回回0；十位應接成六進制，即從；十位應接成六進制，即從05循環計數。用循環計數。用異步清零法異步清零法，當，當6出現的瞬間，即出現的瞬間，即Q3Q2Q1Q0=0110時，同時給時，同時給R0(1)和和R0(1)高電平，使這個狀態變成高電平，使這個狀態變成0000，由于，由于6出現的時間出現的時間很

37、短，被很短，被0取代。接線如圖取代。接線如圖3-38所示。所示。圖圖3-38 74LS90接成的接成的60進制計數器進制計數器v計秒電路的仿真圖如圖計秒電路的仿真圖如圖3-38所示，計分電路和計秒電路是完所示，計分電路和計秒電路是完全一致的，只是周期為全一致的，只是周期為1S的時鐘信號改成了周期為的時鐘信號改成了周期為60秒即秒即1分的時鐘信號。分的時鐘信號。秒向分的進位信號的實現秒向分的進位信號的實現v計分電路的關鍵問題是找到秒向分的進位信號。當秒電路計計分電路的關鍵問題是找到秒向分的進位信號。當秒電路計到到59秒時，產生一個高電平，在計到秒時，產生一個高電平，在計到60時變為低電平，來時變

38、為低電平，來一個一個下降沿下降沿送給計分電路做時鐘。送給計分電路做時鐘。v計秒電路在計到計秒電路在計到59時的十位和個位的狀態分別為時的十位和個位的狀態分別為0101和和1001，把這四個，把這四個1與起來即可，即與起來即可，即十位的十位的Q2和和Q0，個位的，個位的Q3和和Q0，與的結果作為進位信號，與的結果作為進位信號。使用。使用74LS20四入與非門四入與非門串反相器構成與門，如圖串反相器構成與門，如圖3-39所示。所示。v計分電路與計秒電路一樣，只是四入與門產生的信號應標識計分電路與計秒電路一樣，只是四入與門產生的信號應標識為為59分。分。 圖圖5-39 計分電路的時鐘信號計分電路的時

39、鐘信號(2) 計時電路計時電路v用兩片用兩片74LS90實現二十四進制計數器，首先把兩實現二十四進制計數器，首先把兩片片74LS90都接成十進制，并且兩片之間連接成具都接成十進制，并且兩片之間連接成具有十的進位關系，即接成有十的進位關系，即接成一百進制計數器一百進制計數器，然后在，然后在計到計到24時，十位和個位同時清零。計到時，十位和個位同時清零。計到24時，十位時，十位的的Q1=1，個位的，個位的Q2=1，應分別把這兩個信號連接，應分別把這兩個信號連接到雙方芯片的到雙方芯片的R0(1)和和R0(2)端。如個位的端。如個位的Q2接到兩接到兩個個74LS90的的R0(2)清零端，十位的清零端，

40、十位的Q1接到兩個接到兩個74LS90的的R0(1)清零端。清零端。v計時電路的個位時鐘信號來自秒、分電路產生計時電路的個位時鐘信號來自秒、分電路產生59分分59秒兩個信號相與的結果，如圖秒兩個信號相與的結果，如圖3-40所示所示 圖圖3-40 24進制計時電路進制計時電路v計分和計時電路可以先單獨用秒脈沖計分和計時電路可以先單獨用秒脈沖調試調試，以節省，以節省時間。時間。聯調聯調時，可把秒脈沖的頻率加大。時，可把秒脈沖的頻率加大。v以上三部分電路接起來就是一個簡單的無校時和報以上三部分電路接起來就是一個簡單的無校時和報時的數字鐘電路，如圖時的數字鐘電路，如圖3-41所示。圖中為了把數顯所示。

41、圖中為了把數顯集中在一塊，可以直接把時、分、秒的數碼管拖動集中在一塊，可以直接把時、分、秒的數碼管拖動到一起。但為了仿真時使器件管件的邏輯狀態顯示到一起。但為了仿真時使器件管件的邏輯狀態顯示不影響數顯的效果，可以從主菜單中把邏輯狀態顯不影響數顯的效果，可以從主菜單中把邏輯狀態顯示去掉。示去掉。 圖圖5-41 具有秒、分、時的數字鐘電路具有秒、分、時的數字鐘電路2. 校時電路校時電路v校時電路主要完成校時電路主要完成校分校分和和校時校時。選擇校分時，撥動。選擇校分時，撥動一次開關，分自動加一；選擇校時時，撥動一次開一次開關，分自動加一；選擇校時時，撥動一次開關，小時自動加一。校時校分應準確無誤，

42、能實現關，小時自動加一。校時校分應準確無誤，能實現理想的時間校對。校時校分時應切斷秒、分、時計理想的時間校對。校時校分時應切斷秒、分、時計數電路之間的進位連線。數電路之間的進位連線。v如圖如圖3-43，虛框內是校時電路，由，虛框內是校時電路，由去抖動電路去抖動電路和和選選擇電路擇電路組成。組成。圖圖3-43 校時電路校時電路(1) 去抖動電路去抖動電路v去抖動電路主要是由兩個與非門構成的低電平觸發有去抖動電路主要是由兩個與非門構成的低電平觸發有效的效的RS鎖存器，鎖存器，SW1為校時拔動開關，無論校分或為校時拔動開關，無論校分或校時都撥動該開關。撥動一個來回，在校時都撥動該開關。撥動一個來回，

43、在U16:B與非門與非門的輸出端產生一個穩定的下降沿。的輸出端產生一個穩定的下降沿。(2) 選擇電路選擇電路vSW2 和和SW3都拔到左邊，選擇校時；都拔到左邊，選擇校時；SW2 拔到右邊、拔到右邊、SW4拔到左邊，選擇校分；如果正常計數時，拔到左邊，選擇校分；如果正常計數時，SW3 和和SW4都拔到右邊，與校時電路斷開聯系。都拔到右邊，與校時電路斷開聯系。3. 整點報時電路整點報時電路v所謂所謂整點報時整點報時，只報時不報分。為了簡化電路，每當，只報時不報分。為了簡化電路，每當計到計到59分分50秒時開始報時，響一秒停一秒，正好響秒時開始報時，響一秒停一秒，正好響五次。前四次為低音，最后一響為高音。五次。前四次為低音，最后一響為高音。(1) 報時開始信號報時開始信號v計到計到59分分50秒時，分和秒計數器的狀態如下：秒時，分和秒計數器的狀態如下： 分十位：分十位：Q3Q2Q1Q0=0101 分個位：分個位：Q3Q2Q1Q0=1001 秒十位：秒十位：Q3Q2Q1Q0=0101 v其中，計到其中，計到59分的信號已有，如圖分的信號已有，如圖3-42中所示。只需中所示