1、智能傳感器系統 劉君華第4章第4章 智能傳感器系統的集成技術 4.1 集成電路的基本工藝集成電路的基本工藝4.1.1 晶片的制備晶片的制備 圖 4 - 1 由原材料制成拋光晶片的工藝流程 第4章 智能傳感器系統的集成技術 第4章 智能傳感器系統的集成技術 第4章 智能傳感器系統的集成技術 第4章 智能傳感器系統的集成技術 生長單晶時，把多晶硅置于坩堝內，加熱至硅的熔點溫度以上。坩堝上方的籽晶夾持器夾持有一小塊晶向合適(例如111)的籽晶。 把籽晶浸入熔體，部分籽晶熔化，但籽晶剩余部分的頭部仍與液面緊密接觸， 然后將籽晶慢慢向上提拉， 隨著固液交界面逐漸冷卻，籽晶長成大直徑單晶。典型的提拉速度為

2、幾mm/min。還有一種與直拉法類似的懸浮區融法，能生長更高純度的單晶硅，用于生產大功率器件。除此之外，還有一種布里奇曼法，用于制備高速電路和集成光電器件用GaAs單晶。 晶體生長時，在熔體中加入一定量的摻雜劑，使生長的晶體中含有所要求的摻雜濃度，P型硅常用硼作摻雜劑，N型硅常用的摻雜劑是磷。 第4章 智能傳感器系統的集成技術 晶體生長后，第一步先切去頭部籽晶和尾部最后固化部分； 第二步是研磨晶棒表面，使直徑達到規格要求；第三步沿晶棒長度方向研磨出一個或幾個平面， 這些面標志晶棒的特定晶向及材料導電類型。接下來，用金剛石刀片把晶錠切成薄片。切片決定四個晶片參數：表面晶向、厚度、斜度及彎曲度。

3、切片以后，用Al2O3和甘油混合物對晶片進行雙面研磨。 晶片成形的最后一步工序是拋光，經過拋光的晶片表面光滑如鏡， 可以在其上用光刻方法制造器件。第4章 智能傳感器系統的集成技術 4.1.2 外延外延 外延(epitaxis)一詞是由希臘字epi(.之上)和taxis(排列)組成。 外延工藝是控制雜質分布，優化器件和電路性能的一個重要手段。 外延工藝的主要優點是能在遠低于熔點的溫度下生長。外延工藝主要有氣相外延(VPE)、 液相外延(LPE)、分子束外延(MBE)幾種。在各種外延工藝中， 對硅器件而言， 氣相外延(VPE)是最重要的工藝， 其它外延工藝(如分子束外延)可提供VPE所不具備的優點

4、。 第4章 智能傳感器系統的集成技術 圖 4 - 3 氣相外延常用的三種基座(a) 水平型； (b) 圓盤型； (c) 桶型 第4章 智能傳感器系統的集成技術 氣相外延生長可用四種硅源，即四氯化硅(SiCl4)、二氯二氫烷(SiH2Cl2)、三氯氫硅(SiHCl3)、硅烷(SiH4)。其中人們研究最多， 應用最廣的是四氯化硅源，它的典型反應溫度是1 200。 用四氯化硅生長硅外延層的總反應式為SiCl4(氣體)+2H2(氣體) Si(固體)+4HCl(氣體) 與(4 - 3)式同時存在的另一個競爭反應是SiCl4(氣體)+Si(固體) 2SiCl2(氣體) (4-3)(4-4)第4章 智能傳感

5、器系統的集成技術 因此，反應中如果四氯化硅濃度過高，將發生硅的腐蝕而不是生長，同時，因為(4 - 3)式是可逆的，如果進入反應室的攜帶氣體中含有氯化氫，將會發生腐蝕反應，常利用這個特性對硅片進行外延生長前的在位清潔處理。 外延生長時，摻雜劑和四氯化硅同時導入生長系統； 常用氣態乙硼烷(B2H6)作為P型摻雜劑，用磷烷(PH3)和砷烷(AsH3)作為N型摻雜劑。通常用氫做稀釋劑，與摻雜劑混合，以適當控制混合氣體濃度，達到所需摻雜濃度。圖 4 - 4 示意地說明了摻砷的化學過程： 砷烷在硅表面吸附、分解，并摻入生長層。圖 4-4 還說明了表面生長機理：基質原子(硅)與摻雜原子(如砷)在表面吸附，

6、并運動到生長的邊緣處，為使這些原子有足夠的遷移率以尋找它們在晶格中的合適位置，外延生長必須有較高的溫度。 第4章 智能傳感器系統的集成技術 圖 4 - 4 摻砷硅外延生長過程示意圖 第4章 智能傳感器系統的集成技術 4.1.3 熱氧化熱氧化 半導體可用熱氧化、電化學陽極氧化、等離子體反應等多種氧化方法，其中對硅器件熱氧化是最重要的，是現代硅集成電路的關鍵工藝之一。例如在MOSFET電路中，柵氧化層和場氧化層都是用熱氧化的方法生長的。 第4章 智能傳感器系統的集成技術 圖 4 - 5 是電阻加熱氧化爐的截面示意圖， 反應器由電阻加熱的圓筒型石英管組成。開槽的石英舟放在石英管中，硅片垂直插在石英舟

7、的槽內，氣源用高純度干燥氧氣(干氧氧化)或高純度水蒸氣(濕氧氧化)，爐管裝片端在垂直層流罩下，罩上保持有過濾后的空氣流，可減少硅片裝入時受到玷污。氧化溫度一般在9001 000 ，氣體流速一般約為1 cm/s， 氧化系統用微處理器來控制氣流順序， 自動升溫并使氧化溫度變化控制在1 內。硅在干氧氧化和濕氧氧化過程分別由下列反應式描述：Si(固體)+O2(氣體)SiO2(固體)Si(固體)+2H2O(氣體)SiO2(固體)+2H2(氣體) (4-5)(4-6)第4章 智能傳感器系統的集成技術 圖 4 - 5 電阻加熱氧化爐的截面示意圖 第4章 智能傳感器系統的集成技術 干氧生長的氧化層電學性質最好

8、，但在一定溫度下生長同樣厚度的氧化層所需時間比濕氧氧化要長得多。對于較薄的氧化層， 如MOSFET柵氧化層(100 nm)用于氧氧化；對于較厚的氧化層，如MOS集成電路中的場氧化層(500 nm)，以及對于雙極型器件，則用濕氧氧化，以獲得適當隔離和鈍化的效果。 第4章 智能傳感器系統的集成技術 4.1.4 物理氣相淀積物理氣相淀積 物理氣相淀積主要有兩種基本方法：真空蒸發淀積和物理濺射淀積。真空蒸發淀積是利用熱源或電子束等能源加熱待淀積材料， 使材料蒸發，在真空中擴散的過程中，一部分蒸發的材料淀積在襯底上。在集成電路制造工藝中，常用這種方法淀積鋁或鋁合金等熔點較低的材料，作為電極或連線，對器件

9、進行金屬化。物理濺射淀積是利用荷能離子(通常為帶正電的氣體離子)轟擊靶材， 把動能直接傳遞給靶材原子，而使某些靶材原子從靶表面逸出， 淀積在襯底材料上的物理化學過程。濺射淀積方法對于熔點特別高的難熔金屬或希望保持一定化學組分的化合物材料特別有用， 在集成電路中得到廣泛應用。常用的濺射方法有直流濺射、射頻濺射、磁控濺射、離子束濺射和反應濺射等幾種。 第4章 智能傳感器系統的集成技術 直流濺射的原理如圖 4 - 6 所示。整個系統置于真空室內， 真空室中充有惰性氣體，常用的惰性氣體是氬氣，典型的氣壓為 1.313.3 Pa。被濺射材料(例如W，Ti, Si等)稱為靶材， 作為陰極； 硅片(或其它襯

10、底)作為陽極，陽極接地。陰極與陽極間加有-500-5 000 V的直流高壓。電子在電場作用下被加速，與氬分子碰撞電離， 產生氬離子和更多的電子，從而產生輝光放電。氬離子被電場加速向陰極運動， 而電子向陽極運動產生電流。當氬離子打在靶材上時，濺射出某些靶原子和二次電子， 二次電子可維持輝光放電，濺射出的部分原子落在陽極襯底上，在那里凝結成核，擴大并形成薄膜。 第4章 智能傳感器系統的集成技術 圖 4 - 6 直流濺射淀積的原理圖 第4章 智能傳感器系統的集成技術 直流濺射只能用于濺射導電材料，絕緣靶濺射常采用射頻(RF)濺射的方法， 圖 4 - 7 是射頻濺射的原理圖。在陽極襯底和陰極之間加有射

11、頻電壓，這樣正半周在靶上積累起來的正電荷將被負半周的電子轟擊所中和， 有效地解決了絕緣靶濺射過程中陰極的電荷積累問題。在射頻濺射時，采用的頻率一般都比較高， 因為過低的頻率會使正半周一開始積累起來的電荷過多，使該半周大部分時間沒有濺射效率，一般采用的頻率是13.56 MHz。另外，射頻濺射可以在更低的壓強(如0.133 Pa)下進行，造成的污染較小。 第4章 智能傳感器系統的集成技術 圖 4 - 7 射頻濺射的原理圖 第4章 智能傳感器系統的集成技術 把磁場用于濺射系統中， 磁場能對電子起加速作用，同時大大減小電子數目損失，更有效地利用電子去電離產生離子，使濺射效率提高， 襯底二次電子轟擊減小

12、，從而使薄膜均勻性改善， 這就是所謂磁控濺射。利用磁控濺射淀積鋁及其合金的淀積速率高達 1 m/min。 離子束濺射是正在發展中的一種新技術， 它的特點是離子不是用輝光放電產生的， 而是來自一個獨立的離子源， 由電場加速進入放置樣品的真空室。離子束源的真空度為13.310-3 Pa，樣品室的真空度為 1.3310-3 Pa。 為了防止帶電束流因庫侖排斥作用而彌散，在真空室中，離子束入口附近放一發生電子的熱燈絲，使入射離子束中性化，束流打在靶上以后，靶材原子被濺射淀積在襯底上。 第4章 智能傳感器系統的集成技術 離子束濺射的主要優點是： (1) 離子能量和電流獨立于靶的作用過程， 可根據需要單獨

13、控制， 束流的入射角也可單獨控制，可有效提高濺射效率； (2) 無電荷積累現象， 可以用來濺射絕緣體； (3) 整個過程可以在較高的真空度下進行(高于1.3310-3 Pa)，可以減少污染。 第4章 智能傳感器系統的集成技術 4.1.5 化學氣相淀積化學氣相淀積 化學氣相淀積的介質膜主要用于分立器件和集成電路的絕緣和鈍化。通常有三種淀積方法：常壓化學氣相淀積(CVD)、 低壓化學氣相淀積(LPCVD)、 等離子體增強化學氣相淀積(PCVD或等離子體淀積)。在選擇淀積工藝時，需要綜合考慮襯底溫度、淀積速率、膜的均勻性、表面形貌、電學性能、機械性能以及介質膜的化學組分等多種因素。 圖 4 - 8

14、是熱壁低壓CVD反應器原理圖。石英管用三溫區管狀爐加熱，氣體由一端引入，另一端抽出，半導體晶片豎直插在開槽的石英舟上。典型的反應工藝參數為：壓強為 30250 Pa, 氣體流速為 110 cm/s，溫度為 300900 。這種反應器淀積薄膜非常均勻而且加工量大，一爐可以加工幾百片。 第4章 智能傳感器系統的集成技術 圖 4 - 8 熱壁低壓CVD反應器原理圖 第4章 智能傳感器系統的集成技術 當器件特征尺寸減小到10-7 m時，為減小熱擴散造成摻雜分布的展寬，人們發展了能量增強CVD技術，能夠在很低溫度(25300 )下進行淀積。所謂能量增強，是指在CVD系統的熱能上加上其它形式的能量，如等離

15、子能量、聚焦電子束能量、 聚焦激光束能量或聚焦離子束能量等等。事實上，我們前面提到的PCVD就是一種能量增強CVD技術。 在集成電路中，SiO#-2膜具有廣泛的應用。不摻雜的SiO2膜可用作多層金屬化之間的絕緣膜、 離子注入或擴散的掩蔽模、 腐蝕的掩?；蛴脕碓黾訜嵘L場氧化物的厚度，摻磷的二氧化硅膜可用作金屬層之間的絕緣隔離(磷硅玻璃回流)，也可用作最終的鈍化層，摻磷，砷或硼的氧化物有時也用來作擴散源。 第4章 智能傳感器系統的集成技術 還可以用常壓CVD、 LPCVD及其它方法來形成二氧化硅淀積膜。 低溫(300500 )時，用硅烷、摻雜劑與氧進行反應形成二氧化硅膜。摻磷的氧化膜的化學反應為

16、SiH4+O2SiO2+2H24PH3+5O22P2O5+6H2 淀積過程可以在常壓CVD反應器內進行，也可以在低壓LPCVD反應器內進行，因為硅烷和氧反應淀積溫度低，非常適合在鋁層上淀積氧化硅膜。 (4-7)(4-8)第4章 智能傳感器系統的集成技術 在中等淀積溫度(500800 )下，可以通過在LPCVD反應器內分解四乙氧基硅烷Si(OC2H5)4(簡稱TEOS)得到二氧化硅。 TEOS從液態蒸發并進行分解，形成SiO2及有機物和有機硅化合物等副產品混合物：Si(OC2H5)4SiO2+副產品 由于反應要求高溫，所以覆蓋在鋁上面的二氧化硅不能用這種方法獲得，它適用于在多晶硅柵上制造均勻性及

17、臺階覆蓋性好的絕緣層。 在高溫(900 )淀積情況下，二氯甲硅烷(SiCl2H2)和氧化亞氮(笑氣)在低壓下進行反應生成二氧化硅：SiCl2H2+2N2OSiO2+2N2+2HCl (4-9)(4-10)第4章 智能傳感器系統的集成技術 高溫淀積的二氧化硅薄膜非常均勻， 有時被用來淀積多晶硅上的絕緣膜。 氮化硅膜可用中等溫度(750 )LPCVD方法和低溫(300 )等離子體增強CVD方法淀積。LPCVD薄膜具有理想化學配比(Si3N4)， 密度高(2.93.1 g/cm3)，因為它們能有效地阻擋水和鈉離子擴散， 常用于鈍化器件。氮化硅的氧化很慢，而且可以防止膜下面的硅氧化，也可作為硅的選擇氧

18、化掩模。用等離子體增強CVD法淀積的薄膜不是理想化學配比的，密度較低(2.42.8 g/cm3)，由于淀積溫度低，可以在器件完全制成后進行淀積，作器件最終的鈍化膜。 等離子淀積的氮化硅膜具有很強的抗劃傷能力，可作為防潮膜， 還能阻擋鈉離子擴散。 第4章 智能傳感器系統的集成技術 CVD也是金屬化工藝中很有吸引力的一種工藝， 它能形成有良好臺階覆蓋的共形覆蓋層，而且能同時進行大批量的淀積， 淀積的薄膜電阻率也比物理氣相淀積的低。另外，利用CVD工藝能夠淀積鎢、鉬、鉭、鈦等低電阻率、高熔點金屬， 這是CVD技術在集成電路工藝中主要的新應用領域之一。 第4章 智能傳感器系統的集成技術 4.1.6光刻

19、光刻1. 光刻工藝流程光刻工藝流程 光刻工藝是利用光刻膠受光照部分與未受光部分溶解特性的巨大差異在襯底表面制作圖形的技術。光刻膠的主要成分是感光樹脂， 它分為負性光刻膠和正性光刻膠兩種。在顯影液中，正性光刻膠曝光后的部分很容易被溶解，未曝光的部分則很難溶解， 負性光刻膠的特性則恰恰相反。因此在硅片上涂一薄層膠， 令其在某些部分感光，經顯影后留下膠膜的圖形。利用這層膠膜作為掩模，進一步對未被覆蓋的Si(或SiO2, Si3N4等材料)進行刻蝕加工， 把膠膜上的圖形轉移到硅襯底的薄膜上去，從而作成各種器件和電路結構。 第4章 智能傳感器系統的集成技術 任何一種典型的光刻過程主要都包括三個步驟： 曝

20、光、 顯影、 腐蝕或淀積。圖 4- 9 是光刻工藝的主要流程。 涂膠的操作是在潔凈干燥的硅片表面均勻地涂一層光刻膠。 常用的方法是先把膠滴在硅片上，然后使硅片高速旋轉，液態膠在旋轉中因離心作用由軸心沿徑向流出硅片，但粘附在緊靠硅片表面的膠受粘著力的作用而被留下，在旋轉過程中膠所含溶劑不斷揮發，可得到一層均勻分布的膠層。 膠層的厚度與光刻膠種類、旋轉速度、液態膠粘度有關。為防止膠層與硅片表面粘附不牢，涂膠前的硅片表面必須按嚴格的規程清洗干凈而且要烘烤干燥。對于粘附能力弱的光刻膠，涂膠前應先在硅片表面涂一層粘著劑。 第4章 智能傳感器系統的集成技術 圖 4 - 9 光刻工藝主要流程 第4章 智能傳

21、感器系統的集成技術 前烘是指曝光前用烘烤的方法使膠層中的溶劑揮發，從而使膠層干燥的工藝步驟。通常采用干燥循環熱風、紅外線烘烤及熱板烘烤等熱處理方法使膠層干燥。 前烘的作用有： (1) 增強膠層與樣品的粘附能力； (2) 在接觸式曝光中可以提高膠層與掩模版接觸時的耐磨性能； (3) 提高和穩定膠層的感光靈敏度。 第4章 智能傳感器系統的集成技術 2. 紫外光曝光紫外光曝光 紫外光源是光刻技術中最早采用的方法，也是目前工業上普遍應用的光刻光源。最初的紫外光源是由高壓泵燈產生的， 現在則普遍采用高亮度、高單色性、方向性好的紫外激光光源，通常使用CeCl2或Ar+準分子激光器。以紫外光源為基礎的曝光方

22、法主要有： 接觸式、 接近式和投影式。 第4章 智能傳感器系統的集成技術 圖 4 - 10 接近式曝光裝置示意圖 第4章 智能傳感器系統的集成技術 它由四部分組成：光源、掩模版、硅片(樣品)以及對準臺。紫外光照射到掩模版上，在光刻膠膜上形成圖形的像， 掩模版與硅片之間有一小的間隙s, s一般為幾個微米或更小，這種方法稱為接近式。 接近式曝光的理論分辨率除了同光源波長有關外，還和掩模版與硅片間的間隙s有關。它通常由下式決定：sR8 . 21(4-11) 接觸式曝光系統與接近式相同，惟一的區別是掩模版與硅片緊密接觸，因此s非常小，但不等于0，因為曝光膠有一定的厚度， 而曝光是在膠層中進行的，故接觸

23、式曝光的分辨率優于接近式曝光。 第4章 智能傳感器系統的集成技術 投影光刻系統原理如圖 4 - 11 所示。平行光源透過掩模版并由第二個透鏡聚焦投影成像到硅片上，硅片支架和掩模版間有一對準系統。 投影曝光的兩個突出優點是： (1) 樣品與掩模版不接觸， 免去了接觸磨碰引入的工藝缺陷， 提高了成品率； (2) 掩模不易破損， 所以可以對掩模做仔細修整， 消除缺陷， 提高掩模的利用率。 第4章 智能傳感器系統的集成技術 圖 4 - 11 投影光刻系統原理圖 第4章 智能傳感器系統的集成技術 投影曝光的兩個突出優點是： (1) 樣品與掩模版不接觸， 免去了接觸磨碰引入的工藝缺陷， 提高了成品率； (

24、2) 掩模不易破損， 所以可以對掩模做仔細修整， 消除缺陷， 提高掩模的利用率。 投影曝光系統的分辨率主要受光波衍射效應的限制。 它由下式決定： .61. 0ANY式中：N.A.是光學系統的數值孔徑； 是光波長。 (4-12)第4章 智能傳感器系統的集成技術 3. 幾種新型的曝光系統幾種新型的曝光系統 隨著集成電路集成度的提高，單個元件尺寸的減小，對曝光系統的分辨率要求越來越高，一些新的曝光光源和方法也應運而生， 并得到發展。 采用短波長的光源可以提高光刻的分辨率，X射線比紫外光波長小 23 個數量級，成為吸引人的探索領域。由于X射線束不易被聚焦， 所以大都采用接近式曝光。目前，X射線光刻還停

25、留在實驗室階段。用同步輻射加速器產生的準平行高亮度軟X射源， 波長在 0.45 nm之間，同時其它軟X射線光源(如X射線激光)等也在探索之中。日本用同步輻射軟X射線光源，采用接近式曝光， 已得到圖形非常好的線寬 70 nm的圖形。X射線光刻從室驗室走向工業生產還有許多技術需要取得突破：高亮度、低價格、準單色、準平行的X射線源，X射線光學系統，高反差的掩模版材料， 高靈敏度、高分辨率和抗腐蝕能力的光刻膠。 第4章 智能傳感器系統的集成技術 電子束曝光是指具有一定能量的電子進入到光刻膠中與膠分子相互作用， 并產生化學反應。電子束波長僅為 0.01 nm， 因此可以不考慮衍射效應； 在電子束曝光過程

26、中影響分辨率的主要是鄰近效應。掃描電子束曝光是一種理想方法， 其最好線寬達 1.3 nm。目前存在的主要問題是加工速度慢，在一個100 mm硅片上完成圖形曝光約需 1 h以上，生產上主要用它制做掩模。室驗室中，則正致力于提高在硅片上直接曝光的效率，如采用組合曝光或多電子束同時掃描技術。 第4章 智能傳感器系統的集成技術 4.1.7 刻蝕刻蝕 刻蝕的主要內容是把經過曝光、顯影后光刻膠圖形中下層材料的裸露部分去掉，在下層材料上重現與光刻膠相同的圖形。 按照不同的標準，刻蝕可分為各向同性腐蝕和各向異性腐蝕， 或濕法腐蝕和干法腐蝕。 濕法腐蝕曾經是器件和集成電路中廣泛采用的方法，但隨著電路集成度的提高

27、，線寬變細(1 m)，腐蝕效果變差，已逐步為干法腐蝕所代替。 腐蝕不僅在IC工藝中占有重要地位，而且是微機械工藝中的重要工具。在微機械工藝中，各種腐蝕方法的特點表現得更加明顯. 第4章 智能傳感器系統的集成技術 4.1.8 擴散擴散 擴散是將可控制數量雜質摻入半導體內的一種關鍵工藝， 經常用于對襯底進行選擇摻雜以形成N型區或P型區。利用摻雜劑的氣相淀積或摻雜氧化物源， 將摻雜劑原子置于半導體晶片的表面上或附近。經過擴散，摻雜劑濃度從表面到體內單調下降，摻雜劑在半導體內的分布主要由擴散溫度及擴散時間決定。 圖 4 - 12 是擴散雜質在襯底中的分布情況。高溫擴散工藝在 70 年代以前是選擇摻雜的

28、主要方式，現在在集成電路中擴散主要用來形成深結(如CMOS中的N阱)。 第4章 智能傳感器系統的集成技術 圖 4 - 12 擴散雜質在襯底中的分布 第4章 智能傳感器系統的集成技術 擴散過程是由晶片中雜質原子濃度分布不均引起的，雜質原子在晶格中可作替式或間隙式運動。如果用D表示擴散系數，C表示雜質濃度，則擴散流密度(單位時間通過單位面積的雜質原子數)F為 XCDF 雜質擴散常用的方法有兩種，即恒定表面濃度擴散和恒定雜質總量擴散。恒定表面濃度擴散是由氣態源將雜質原子輸運到半導體表面并向體內擴散， 整個擴散過程中，氣態源保持表面濃度恒定。恒定雜質總量擴散是將固定(恒定)量的雜質淀積在半導體表面薄層

29、內，然后雜質逐漸向半導體內擴散。這兩種擴散方法因為邊界條件不同，雜質在基片內的分布形式也不一樣，前者呈余誤差函數分布，后者是高斯型分布。 (4-13)第4章 智能傳感器系統的集成技術 雜質擴散一般是把半導體晶片放在爐子中，并通以含有摻雜劑的氣體，爐子及氣體管道設備與熱氧化類似，常用的溫度對硅為 8001 200 。硅的擴散常用硼作P型摻雜劑，用砷和磷作N型摻雜劑， 這三種雜質在硅中固溶度很高， 在擴散溫度范圍內可高達51020cm-3 以上，容易得到很高的摻雜濃度。這些摻雜劑可用固態源(如BN、As2O3, P2O5)，液態源(如BBr3, AsAl3, POCl3)以及氣態源(如B2Br3,

30、 AsH3, PH3)。用惰性氣體(如N2)作為攜帶氣體，把源劑輸運到半導體表面，并在表面進行還原，以一個固態源的化學反應為例：2As2O3(固體)+3Si(固體)=4As(固體)+3SiO2(固體) (4-14)第4章 智能傳感器系統的集成技術 常用的摻雜雜質在二氧化硅中的擴散系數比硅中小得多， 如在 900 時， 砷在硅中的擴散系數為 410-19cm2/s, 硼為 310-19 cm2/s，磷為 410-18 cm2/s。利用二氧化硅這種特性， 可以把二氧化硅作為摻雜的有效掩模，二氧化硅的掩蔽作用是目前集成電路的基本工藝，如果在氧化層上刻出窗口，利用留下的氧化層作為掩模，可以把摻雜劑雜質

31、引入硅襯底的指定區域以形成P-N結。 第4章 智能傳感器系統的集成技術 4.1.9 離子注入離子注入 離子注入是把具有一定能量的帶電離子摻入到硅等襯底中，用來改變襯底的電學性質。典型的離子能量是 30300 keV, 注入劑量在 10111016離子數/cm2范圍內。同擴散工藝相比，離子注入的主要優點是可以精確控制摻入雜質的數量、 重復性好、加工溫度低等。 圖 4 - 13 是離子注入系統示意圖。 離子源含有電離的摻雜原子(如B+和As+)，質量分析器的作用是去除掉不希望的離子，經過選擇的離子進入加速管并被電場加速到高能狀態，高能離子經過垂直掃描器與水平掃描器注入到半導體襯底中。 第4章 智能

32、傳感器系統的集成技術 圖 4 - 13 離子注入系統示意圖 第4章 智能傳感器系統的集成技術 進入襯底的高能離子通過兩種機制損失能量，運動速度逐漸減慢，最后停留在襯底中。一種是離子與靶原子核發生作用，將能量轉移給靶原子核，使入射離子發生偏轉，也使很多靶原子核從原來的格點移位，這種情況通常稱為核阻止過程。 另一種常被稱為電子阻止過程，其機理是入射離子與靶原子周圍電子云的互相作用。通過庫侖作用，離子和電子碰撞失去能量，電子被激發到較高能級或脫離原子。對于質量不同的原子，這兩種阻止機制所起作用的大小也不一樣。如對較輕的硼離子主要通過電子阻止過程消耗能量；對較重的砷離子則主要通過核阻止過程消耗能量；

33、對和硅原子質量相差不多的磷離子來說，存在一個臨界能量(130 keV)，注入離子能量高于臨界能量主要通過電子阻止過程消耗能量，而低于臨界能量時則通過核阻止過程消耗能量。 第4章 智能傳感器系統的集成技術 離子在襯底中從入射到靜止所經過的總行程稱為射程，射程在入射上的投影稱為投影射程。由于單位距離中碰撞次數以及每次碰撞所消耗的能量均為隨機變量，因此質量和初始能量相同的離子在襯底內停留的位置有一個空間分布， 通常這個分布可用高斯分布函數近似表示。順便說一點，離子注入時，在垂直入射軸方向中也會產生注入離子的分布，在掩模的邊緣發生橫向滲透， 但這種橫向滲透深度遠小于熱擴散中的橫向擴散深度。這也是離子注

34、入工藝的主要優點之一。 第4章 智能傳感器系統的集成技術 用高斯函數能很好地說明注入離子在非晶硅或小晶粒多晶硅襯底中的分布情況。對于單晶硅，只要離子方向偏離低指數晶向(如100，110等)， 也能用高斯型函數來描述離子注入分布，但是當入射離子對準某一主要晶向時，有一部分注入離子行進的軌道和靶原子距離不是很近，這部分注入離子和核碰撞時不會損失很多能量，此時入射離子主要由電子阻止造成能量損失，產生所謂溝道效應，溝道效應使離子射程比在非晶硅中大很多。在實際應用中，溝道效應對器件制造是不利的。 為了避免溝道效應， 一般將注入離子偏離主晶向710角入射或先注入惰性氣體離子，使表面形成非晶層，再進行雜質注

35、入。 第4章 智能傳感器系統的集成技術 進入半導體的高能離子與原子核碰撞(核阻止)過程中，能向晶格轉移足夠能量，使晶體原子發生移位造成晶格無序(損傷)。 這些移位原子可能擁有大部分能量， 它們本身又引起鄰近原子的級聯二次移位， 結果沿離子經過區域形成樹枝狀無序區，如圖 4 - 14 (b)所示。當單位體積內移位原子接近半導體的原子密度時， 單晶材料便成為非晶材料。 第4章 智能傳感器系統的集成技術 圖 4 - 14 離子注入形成無序區(a) 注入輕離子； (b) 注入重離子 第4章 智能傳感器系統的集成技術 輕離子在半導體中運動主要由電子阻止消耗能量，電子阻止不會使原子移位形成損傷，但當輕離子

36、在晶體中運動能量減低到一定程度之后，核阻止將成為能量損耗的主要機制，此時將產生原子移位。因此，輕離子注入損傷層主要在離子最終位置附近， 如圖 4 - 14(a)所示。例如以 100 eV的硼離子注入硅襯底中， 損傷區主要發生在 150 m附近。重離子在半導體中運動主要由核阻止消耗能量，因此在整個離子運動的投影射程內都將發生顯著損傷，形成畸變團。 第4章 智能傳感器系統的集成技術 因為損傷區和畸變團等的存在，注入的離子大都不是以替位形式處在原有原子位置上。退火的作用是在適當的溫度下， 使注入離子進入晶格點陣(即激活)，恢復遷移率及其它材料參數。 退火溫度是指在一定的離子注入量下， 在該溫度下退火

37、 30 分鐘后90%的注入離子被激活。 通常的擴散爐退火，由于退火時間較長，將使雜質分布顯著變寬。 隨著器件尺寸變小，要求用低溫和瞬時退火工藝，以使雜質擴散減小。如利用激光、電子束等作能源，可以大大縮短退火時間， 即所謂瞬時退火(10-9s102 s)，有效減小雜質分布變寬的現象。 第4章 智能傳感器系統的集成技術 4.2 典型的集成電路元件制造工藝典型的集成電路元件制造工藝 4.2.1典型的集成電路制造流程典型的集成電路制造流程 (1) 設計：由設計者根據系統或電路的功能要求，以現有工藝為出發點，采用計算機輔助設計(CAD)手段設計電路并生成版圖， 將已設計完成的版圖轉化為一套光刻掩模版。一

38、種集成電路往往有 610 塊， 甚至更多的掩模版， 分別作為氧化、擴散、 離子注入、 互連、 金屬化和壓焊等各種工序的掩模圖形。 第4章 智能傳感器系統的集成技術 (2) 芯片制造：如圖 4 - 15 中虛線框中， 原材料是具有一定電阻率及晶向的拋光晶片。 薄膜形成工藝包括： 外延生長半導體薄膜， 熱氧化膜， 淀積多晶硅、 介質和金屬膜。薄膜形成后， 用擴散或離子注入進行摻雜，或在薄膜形成后進行圖形曝光。 圖形曝光后，通常進行刻蝕，接著再進行另一次摻雜或再形成薄膜， 將各個掩模版上的圖形逐次轉移到半導體晶片表面層上，獲得最終的IC器件。 如果是在一個晶片上制造了多個相同芯片，則還要進行劃片或激

39、光切割將芯片分開。 第4章 智能傳感器系統的集成技術 (3) 封裝： 對制造好的芯片進行封裝，為在實際電子學上的應用提供合適的散熱和引線連接條件。 (4) 測試： 對做好的芯片進行測試， 剔除壞的芯片。 第4章 智能傳感器系統的集成技術 圖 4 - 15 集成電路制造的主要步驟 第4章 智能傳感器系統的集成技術 4.2.2 集成電路電阻器集成電路電阻器 圖 4 - 16 集成電阻器 第4章 智能傳感器系統的集成技術 對于直條形電阻器，在深度X處厚度為dX，與表面平行的P型材料薄層的微分電導為 dXLWXPqdGP)(式中：W與L分別為條形電阻器的寬度和長度(暫且忽略端頭接觸面積)；P為空穴遷移

40、率；P(X)為空穴濃度的分布函數。 如果已知P(X)分布和P值，則整個條形注入區的總電導為 LWgdXXPLWqdGGjjXPX00)(4-15)(4-16)第4章 智能傳感器系統的集成技術 式中：Xj為結深； 是一個方形電阻的電導。 電阻值是 dXXPqgPXj)(0gWLGR11其中1/g通常用符號R表示 , 稱為薄層電阻，單位為/(4-16)第4章 智能傳感器系統的集成技術 集成電路中的多個電阻是同時制成的， 只要在掩模版上確定不同的幾何形狀即可，由于所有電阻用同樣的工藝過程制造，因此可把電阻值分為兩部分考慮：由注入(或擴散)工藝決定的薄層電阻R以及由圖形尺寸決定的比值L/W，一旦R值已

41、知，電阻值即由比值L/W(即電阻圖形的方塊數)決定。集成電阻器端頭接觸面積會引起附加電阻，如在圖中情況，一個端頭近似等于 0.65“方”， 曲折形電阻器的拐角處的一方是0.65“方”。 例如， 90m長 10 m寬的電阻等于 9“方”(9 )，兩個端頭接觸相當于 1.3 ，若注入層的薄層電阻為 1 k/，則電阻值為10.3 1 k/=10.3 k。 第4章 智能傳感器系統的集成技術 圖 4 - 17 熱敏電阻的結構示意圖 第4章 智能傳感器系統的集成技術 硅熱敏電阻的結構如圖 4 - 17 所示。它是由厚 250 m，長、寬均為 500 m的N型硅片制成的平面結構。芯片平面是一個直徑為 40

42、m的圓形歐姆接觸，背面是厚約 3.5 m的N+型區。上電極是厚約 20m、直徑為 350 m的銀系多層結構。 芯片背面作為歐姆接觸的N+型擴散層和銀系金屬形成下電極。 硅熱敏電阻是利用上下電極之間阻值隨溫度變化制成的。由于接觸電阻很小， 所以因熱激發而產生的載流子可以忽略不計。電流取決于N+區提供的載流子。如果在上電極施加正電壓，使流過熱敏電阻的電流為 1 mA，在較小的N+區由于熱激發而產生的空穴與周圍返回的電子復合，不產生電流，即電流僅取決于電子。由于電子遷移率隨溫度升高而減小，因此在 300 以下，電阻隨溫度升高而增大。 熱敏電阻的制造過程同普通電阻類似，只是一些具體工藝參數不同。 第4

43、章 智能傳感器系統的集成技術 4.2.3 集成電路電容器集成電路電容器 集成電路中有兩類電容器：MOS電容器和P-N結電容器。MOS(metal-oxide-semiconductor)電容器用重摻雜區(如發射區)作為一個極板，頂層金屬作為另一個極板，中間的氧化層作為介質層。圖 4-18 為MOS電容器的頂視圖和截面圖。MOS電容器的制法如下：在硅襯底上熱生長一層厚氧化層， 接著在氧化層上曝光和刻蝕形成窗口，利用剩余的氧化層做掩模，在窗口內用擴散或離子注入的方法形成P+區，窗口外的厚氧化層作為掩蔽層，再在窗口內熱生長薄氧化層，接著進行金屬化電極連接，單位面積的電容量為 )/(2cmFdCox式

44、中：ox為二氧化硅的介電常數(ox/o為 3.9)；d為薄氧化層厚度。 第4章 智能傳感器系統的集成技術 圖 4 - 18 MOS電容器的頂視圖和截面圖(a) 集成MOS電容器；(b) 集成P-N結電容器 第4章 智能傳感器系統的集成技術 若想進一步增大電容量，可采用介電常數較大的絕緣體。 例如Si3N4(ox/o=8)和Ta2O5(ox/o=22)，MOS電容器的下電極用重摻雜材料制成，電容量與外加電壓無關，而且與它有關的串聯電阻也減少了。 集成電路P-N結電容器與雙極晶體管的一部分結構相同，其制造工藝將在 4.2.5 節詳細討論。圖4 - 18(b)是N+-P結電容器的頂視圖與截面圖。P-

45、N結電容器一般被反向偏置，即P區相對N+區加反向偏壓。電容量不是常數，而是隨外加電壓VR與內建電勢Vbi以(VR+Vbi)-1/2的關系變化。因為P區電阻率比P+區大，所以P-N結電容器串聯電阻比MOS電容器高很多。 第4章 智能傳感器系統的集成技術 4.2.4 電感的制造電感的制造 在傳統的集成電路中，電感使用非常少，但是在智能傳感器微系統中，測量數據的無線傳遞、能量的無線發送、微執行器的電磁驅動， 這些都促使了電感制造技術的發展。增大電感量的一個重要途徑是增加微電感的縱橫比(aspect ratio)。 一種方法是在銅膜上制作電感掩模，然后在腐蝕液中進行腐蝕得到微電感線圈。另一種方法是利用

46、電感掩模版在襯底上淀積活化層，接著在活化層上電鍍厚銅層，形成微型電感。這兩種方法的共同缺點是不利于制造縱橫比很高的大容量微型電感，因為無論是腐蝕液對銅的腐蝕，還是銅在活化層上的電鍍生長，都表現為各向同性的特點， 限制了銅線條尺寸的進一步縮小。 第4章 智能傳感器系統的集成技術 利用光刻膠材料制成電感模具，在模具中電鍍生長銅線圈層， 是一種非常好的微型電感制造方法。這種方法有兩個優點：一是模具限制了銅導線的橫向生長，也就是說， 在模具的限制下， 電鍍生長銅導線表現為各向異性；二是電鍍的速率能夠比較容易而且精確地控制，使銅導線層的高度與模具高度相同， 形成一個較平坦的表面，便于在其上淀積絕緣隔層，

47、制造另一個電感線圈層， 得到多層電感線圈組成的大容量微型電感，這種方法的一種典型制造過程如下： 第4章 智能傳感器系統的集成技術 (1) 襯底是厚度為 0.1 mm的不銹鋼膜片，膜片兩面都涂有聚酰亞胺薄膜。首先用濺射的方法在襯底上淀積一層0.4 nm厚的Pt粒子層，作為非電鍍過程中，銅的生長核(圖 4 - 19(a)。 (2) 在濺射的Pt粒子層上，用甩膠的方法形成厚的聚酰亞胺光刻膠層。利用光刻工藝和電感線圈掩模版，將光刻膠制成線圈模具。在光刻膠曝光和顯影之后，進行烘烤。利用聚酰亞胺的熱縮性，能夠得到體積因子(導線體積/電感體積)很高的微型電感。 第4章 智能傳感器系統的集成技術 其處理步驟如

48、下： 在 140 溫度下烘烤 30 分鐘； 在 350 溫度下烘烤 120 分鐘。 經過烘烤的聚酰亞胺薄膜厚度縮小為原來的一半，約 6 m， 截面也變成梯形。如圖 4 - 19(b)所示。 (3) 在 40 下，將襯底浸入堿性銅溶液中，形成厚的導電線圈層。最常使用的堿性銅溶液是Cu(OH)2, PH值是 13，在上述溫度下，兩分鐘時間可生長 0.2 m厚的銅層(非電鍍生長)。如圖 4 - 19(c) 所示。 第4章 智能傳感器系統的集成技術 (4) 在CBF(Copper borofluoride)溶液中， 對銅導電線圈層進一步電鍍加厚，使其與光刻膠模具高度一致。如圖4 -19(d)所示。 (

49、5) 甩膠形成一層 3.5 m的聚酰亞胺光刻膠作為隔離層， 在隔離層上光刻接觸孔。如圖 4 - 19(e)所示。 重復以上步驟，可以在隔離層上制造第二層電感線圈， 最終得到多層線圈組成的大容量、 高縱橫比微型線圈。 第4章 智能傳感器系統的集成技術 圖 4 - 19 高縱橫比電感線圈制造的主要步驟 第4章 智能傳感器系統的集成技術 4.2.5 雙極性晶體管雙極性晶體管 N-P-N型雙極晶體管比P-N-P型晶體管具有更高的速度性能， 因此IC中的雙極晶體管大多是N-P-N型。 整個制造過程有六次薄膜形成，六次圖形曝光，四次刻蝕， 四次離子注入。 每次操作都需要精確控制和監測，任何一次操作失敗，一

50、般都將導致片子報廢。 N-P-N型雙極晶體管的原材料是P型輕摻雜(約 1015cm-3)111或100晶向的拋光硅片。 第4章 智能傳感器系統的集成技術 圖 4 - 20 雙極晶體管制造過程截面圖第4章 智能傳感器系統的集成技術 第一步是形成埋層。埋層的主要目的是減少集電極串聯電阻，在硅片上熱氧化生成一層厚氧化層(0.51 m)，在氧化層上開窗口， 窗口區內注入低能砷離子作為預淀積，注入量是精確控制的(約 30 keV, 約1015 cm-2)， 如圖 4 - 20(a)所示在 1 100 進行主擴散，形成N+埋層，薄層電阻的典型值為20 /。 第4章 智能傳感器系統的集成技術 第二步是生長N

51、型外延層。除去硅片的氧化層，置于外延爐中進行外延生長，根據器件的用途決定外延層的厚度和摻雜濃度。 模擬電路在作放大應用時， 使用電壓較高，外延層較厚，摻雜濃度較低，數字電路中因使用電壓較低， 外延層較薄，摻雜濃度較高。圖 4 - 20(b) 是外延后的器件截面圖。 在外延過程中，埋層有向外延層擴散的現象，為減少這個擴散，應采用低溫外延工藝， 并在埋層中使用擴散系數低的雜質(如砷)。 第4章 智能傳感器系統的集成技術 第三步是形成橫向氧化物隔離區。 在外延層上熱生長一薄氧化層(約 50 nm)，接著淀積一層約 100 nm厚的氮化硅。如果沒有薄氧化層而把氮化硅直接淀積在硅上，在隨后的高溫過程中氮

52、化硅會造成硅表面損傷，然后用光致抗蝕劑作掩模， 將設定區域的氮化硅和氧化硅層以及外延層的一半腐蝕掉， 接著向暴露的硅區注入硼離子(圖 4 - 20(c)， 圖 4 - 20(d)。 第4章 智能傳感器系統的集成技術 第四步是形成基區。用光抗蝕劑作掩蔽層保護器件右半部， 注入硼離子(約 1012 cm-2)形成基區(圖 4 - 20(f)， 再進一次光刻， 除基區中央部分留下一小塊薄氧化層外， 把其余的薄氧化層全部去掉(圖 4 - 20(g)。 第五步是形成發射區(圖 4 - 20(h)?；鶚O接觸孔用光致抗蝕劑作為掩模，進行低能量、高劑量砷離子注入(約 1016cm-2)以形成N+發射區和N+集

53、電極接觸區，去除光致抗蝕劑。 第六步是用金屬化工藝形成基極、 發射極、 集電極接觸。 第4章 智能傳感器系統的集成技術 4.2.6 MOS場效應晶體管工藝場效應晶體管工藝 MOSFET是VLSI最主要的器件，它的尺寸比其它類型器件能按比例縮得更小。MOSFET工藝可分為NMOS(N溝MOSFET)工藝和CMOS(互補MOSFET)工藝。CMOS工藝是把P溝和N溝MOSFET做在同一個芯片上，它的功耗顯著低于雙極型和NMOS電路。 與雙極型晶體管制造工藝相比，NMOS電路所需步驟要少一些，MOSFET的結構也比較簡單，它僅需橫向氧化層隔離，而且MOSFET的摻雜分布不如雙極型晶體管復雜，控制也不

54、要求那么嚴格。其制造工藝步驟中有六次薄膜形成，四次圖形曝光，四次刻蝕，三次離子注入。 第4章 智能傳感器系統的集成技術 NMOS工藝所用原材料為P型輕摻雜(約 1015cm-3)100晶向拋光硅片。 第一步與雙極晶體管相似，形成氧化物隔離區：熱生長薄二氧化硅層(約 50 nm)，接著淀積氮化硅(約 100 nm)，用光致抗蝕劑作器件有源區的掩模(圖 4 - 21(a)，通過復合的氮化硅氧化硅層注入硼，形成溝道隔斷區(圖 4 - 21(b)，然后刻蝕掉沒有被抗蝕劑覆蓋的氮化硅層。 去除抗蝕劑后， 把硅片放在氧化爐中氧化， 在已去掉氮化硅的區域內生長場氧化層。 第4章 智能傳感器系統的集成技術 第

55、二步是生長柵氧層和調整閾值電壓。去掉有源區上的氮化硅和氧化硅復合膜，生長一層薄的柵氧層(約幾十納米)。對增強型N溝器件，在溝道區內注入硼離子使閾值電壓增加到某一預定值(如+0.5 V)；對耗盡型N溝器件， 在溝道區內注入砷離子以減少閾值電壓(如-0.5 V)。 第三步是形成柵極。淀積多晶硅層，用擴散或注入法摻濃磷，使薄層電阻達到 2030 /，這樣的薄層電阻值適合柵長大于 3 m的MOSFET， 當器件更小時，可用難熔金屬或多晶硅與金屬硅化物的復合層作柵材料，使薄層電阻降低到約 1 /。 第4章 智能傳感器系統的集成技術 第四步是形成源區和漏區。在刻出柵圖形后(圖 4-21(d)，以此為掩模注

56、入砷離子(約30 keV, 約1016cm-2)以形成源區與漏區， 因此源區與漏區相對于柵極是自對準的。 第五步是金屬化。在整個硅片上淀積摻磷的氧化層(磷硅玻璃)，加熱硅片使磷硅玻璃回流，得到平滑的表面形貌(圖4 - 21(f)，在磷硅玻璃上刻出接觸孔，淀積金屬層，并刻出金屬引線圖形，制成的MOSFET截面如圖 4 - 21(g)所示。相應的頂視圖 4 - 21(h)。 第4章 智能傳感器系統的集成技術 圖 4 - 21 NMOS制造步驟截面圖 第4章 智能傳感器系統的集成技術 圖 4-22(a)是一個CMOS反相器，上部PMOS的柵極與下部NMOS的柵極相連，兩個管子都是增強型MOSFET，

57、PMOS的閾值電壓UTP(0.51.0 V)。當輸入電壓Ui為 0 或一個小的正值時，PMOS管導通而NMOS截止，因此輸出電壓Uo非常接近VDD(邏輯 1)。當輸入為VDD時，PMOS管截止而NMOS管導通，輸出電壓Uo=0(邏輯 0)。CMOS最引人注目的特點是功耗非常小，不論在哪種邏輯狀態，在VDD和地之間串聯的兩個管子中，總有一個處于非導通狀態，穩態時電流是很小的漏電流，只在開關過程中兩個管子都處于導通狀態時， 才有顯著的電流流過CMOS反相器， 因此平均功耗很小。 第4章 智能傳感器系統的集成技術 圖 4 - 22 CMOS反向器 第4章 智能傳感器系統的集成技術 其制造步驟為：首先

58、在N型襯底上進行雜質注入；然后通過主擴散以形成P阱，P型雜質濃度必須足夠高，以補償N型襯底的本底濃度，在P阱內制造N溝MOSFET的過程與前述NMOS相同。 對P溝MOSFET，在襯底上注入B+(或BF+2)離子以形成源、漏區。溝道注入As+離子以調整閾值電壓， 在P溝器件四周的場氧化層下形成N+溝道隔斷區。由于要形成P阱和P溝MOS。CMOS電路的制造工序約是NMOS的兩倍。 也可在P型襯底上形成N阱來代替上述的P阱工藝，P阱和N阱工藝由于雜質濃度較高，遷移率會降低。最近有一種所謂雙阱工藝， 即在輕摻雜襯底上用雜質注入分別形成P阱和N阱，可以獲得較高的溝道遷移率。 第4章 智能傳感器系統的集

59、成技術 4.3 微機械工藝的主要技術微機械工藝的主要技術 4.3.1 SOI晶片晶片 硅傳感器本身由兩部分組成：敏感部分和電學部分。敏感部分必須與所測環境接觸，如PH離子敏，敏感膜必須放在所測溶液中， 而電學部分最怕接觸惡劣環境。為保證傳感器的使用壽命和可靠性，必須將兩部分隔離開。 SOI(Silicon on Insulator)晶片是最能滿足這一要求的材料，它可將傳感器的敏感部分放在二氧化硅介質的一邊，有源部分放在其另一邊，很完美地將有源部分與敏感部分隔開，同時也與惡劣環境隔開。另外，SOI晶片中的SiO2埋層可以作為微加工中的腐蝕終止層，簡化微機械加工的工藝步驟。因為SOI晶片在微傳感器

60、，特別是在集成智能傳感器制造中具有極大優勢.第4章 智能傳感器系統的集成技術 最初的SOI工藝是在非晶襯底(如SiO2)上沉積硅膜，襯底上沉積的硅膜只能是非晶硅或多晶硅，要獲得單晶硅還需要再結晶， 圖 4-23 是用條形加熱源使沉積的多晶硅膜再結晶， 以制作SOI晶片的一種方法。制作過程是： (1) 在平整的硅襯底上氧化生成一個SiO2薄層。 (2) 利用光刻方法在SiO2上刻出一定的圖形， 圖形內裸露出硅。 (3) 在表面上氣相淀積一層厚 0.51 m的多晶硅。 (4) 加上熱源使多晶硅熔化， 一直熔到硅襯底上， 對熔硅來說這時襯底起籽晶作用。 (5) 橫向移動熱源， 在氧化層上橫向生長出單