1、常用集成時序邏輯常用集成時序邏輯器件及應用器件及應用退出退出總目錄總目錄目錄目錄b 反饋移位型序列信號發生器和反饋移位型序列信號發生器和 計數型序列碼發生器的設計計數型序列碼發生器的設計b 異步集成計數器異步集成計數器74LS90b 十進制可逆集成計數器十進制可逆集成計數器74LS192b 同步集成計數器同步集成計數器74161b 二進制可逆集成計數器二進制可逆集成計數器74LS169b 任意模值計數器任意模值計數器b 四位雙向寄存器四位雙向寄存器74LS194b 典型移位型計數器典型移位型計數器b 以以MSI為核心的同步時序電路的分析與設計為核心的同步時序電路的分析與設計b 集成計數器的級聯

2、集成計數器的級聯目錄目錄SYN名 稱模 值狀態編碼方式/無多余狀態, 能自啟動二進制計數器十進制計數器任意進制計數器環形計數器扭環形計數器M=2M=10M2M=nM=2n二進制碼BCD碼多種方式/自啟動情況有6 個 多余狀態2 -M個多余狀態2 -n個多余狀態2 -2n個多余狀態n2nnn檢查多余狀態表表:計數器分類異步集成計數器異步集成計數器74LS90S1JC11KRS1JC11KR1JC11K1 R1JC11K1 R&FFAFFBFFCQAQBQC&R01R02CP2CP1&S92S91QDQAQBQCQDCP1CP2S91S92R01R02(a) 邏輯圖(b)

3、邏輯符號74LS90M=2M=5QAQBQCQDS91S92R01R02CP1CP2(c) 結構框圖FFD退出退出目錄目錄總目錄總目錄集成計數器集成計數器輸 入輸 出功 能QDQCQBQAR01R02S91S92CP1CP2111100110 0 0 00 0 0 01 0 0 1異步清0異步置9R01R02=0S91S92=0QAQD8421BCD碼5421BCD碼二進制五進制計數74LS90功能表：74LS90 控制輸入：異步清0端 R01、R02 高電平有效 異步置9端 S91、S92 高電平有效 兩個時鐘： CP1、CP2 下降沿有效目錄目錄退出退出總目錄總目錄CP74LS90QACP

4、1CP2S91S92R01R02QBQCQDCP74LS90QACP1CP2S91S92R01R02QBQCQDCP順序十進制8421BCD碼計數5421BCD碼計數QDQCQBQAQDQCQBQA012345678900000000000010001100100001200110011301000100410011000501101001601111010107100101180011009174LS90構成十進制計數器的兩種接法：8421BCD碼接法5421BCD碼接法兩種接法的態序表目錄目錄退出退出總目錄總目錄同步集成計數器同步集成計數器74161&C11KR1J&1&a

5、mp;C11KR1J&1&C11KR1J&1&C11KR1J&1&TPD1CrC1CP計數脈沖BA1LDQAQBQCQDOC(b)QAQBQCQDPCPABCD74161TCrLDOC(a)(MSB)邏輯圖邏輯符號目錄目錄退出退出總目錄總目錄74161功能表：輸 入輸 出CP CrLD P T D C B A QDQCQBQA 0 0 0 0 01 0 d c b ad c b a1 1 1 11 1 0 11 1 0計數保持保持 OC=0（）74161 控制端 ： 異步清0 端 Cr 低電平有效 同步預置端 LD 低電平有效 計數允許控制端P、

6、T 高電平有效 計數脈沖輸入端：CP 上升沿有效目錄目錄退出退出總目錄總目錄CrLDABCDCPPTQAQBQCQD12131415012清除 置數計數保持OC74161時序圖目錄目錄退出退出總目錄總目錄QDQCQBQACP+DCBA74LS192CrLDOCOBCP(MSB)CP+CP-LD CrQDQCQBQA1000000110DCBA1101110加法計數減法計數保持十進制可逆集成計數器十進制可逆集成計數器74LS192邏輯符號功能表特點特點： 雙時鐘輸入CP+ 、CP-，上升沿有效。 異步清0端Cr， 高電平有效。 異步預置控制端LD ，低電平有效。 進位輸出OC、借位輸出OB分開。

7、目錄目錄退出退出總目錄總目錄QDQCQBQAD C BA74LS169CPLDOC(MSB)PTU/DCP P+T U/D LDQDQCQBQA100011DCBA100二進制加法計數二進制減法計數保持1二進制可逆集成計數器二進制可逆集成計數器74LS169邏輯符號功能表特點特點： 加減控制型可逆計數器。 同步預置控制端LD，低電平有效。 無清0端，清0靠預置。 進位和借位都為OC。 計數允許端P、T，低電平有效。 CP上升沿有效。目錄目錄退出退出總目錄總目錄LD置入ABCDCP數據輸入U/DP和TQAQBQCQD1314150212210151413減法計數保持加法計數置入OC74LS169

8、時序工作波形圖目錄目錄退出退出總目錄總目錄集成計數器的級聯集成計數器的級聯 異步級聯異步級聯 用前一級計數器的輸出作為后一級計數器的時鐘信號。 將多片集成計數器進行級聯可以擴大計數范圍。QAQBQCQDCP1CP274LS90(1)QAQBQCQDCP1CP274LS90(2)S91S92R01R02S91S92R01R0274LS90按異步級聯方式組成的100進制計數器例：例：目錄目錄退出退出總目錄總目錄 同步級聯同步級聯 外加時鐘信號同時接到各片的時鐘輸入端，用前一級的進位（借位）輸出信號作為下級的工作狀態控制信號。 利用T端串行級聯。 利用P、T雙重控制。例：例：QAQBQCQDQ0Q1

9、Q2Q3OC1P1T174161(1)QAQBQCQDQ4Q5Q6Q7OC2P2T21QAQBQCQDQ8Q9Q10Q11OC3P3T311CCPQAQBQCQDQ0Q1Q2Q3OC1P1QAQBQCQDQ4Q5Q6Q7OC2P2T2QAQBQCQDQ8Q9Q10Q11OC3P3T31CP74161(2)74161(3)74161(3)74161(1)74161(2)CPCPCPCPT11CPCP74161的兩種同步級聯方式目錄目錄退出退出總目錄總目錄任意模值計數器任意模值計數器集成計數器可以加適當反饋電路后句成任意模值計數器。反饋清反饋清0法法異步清0同步清0反饋置數法反饋置數法清0 法置數

10、法SN 1S0S1SN 2SMSM1SM2S2復位(a)S0Si 1SiSN 1Si+MSi+M 1Si+M 2Si+1置數(b)目錄目錄退出退出總目錄總目錄QAQBQCQDCP1CP2S91S92R01R0274LS90&CPCP123456789QAQBQCQDR01R02(a)8421BCD碼接法QAQBQCQDCP1CP2S91S92R01R0274LS90&CPCP123456789QBQCQDQAR01R02(b)5421BCD碼接法例：例：用74LS90實現模7計數器異步清0法目錄目錄退出退出總目錄總目錄CPQDQCQBQA10000200013456700100

11、01101000101010180111CPQAQDQCQB1000020001345670010001101001000101081010清0法8421BCD碼態序表清0法5421BCD碼態序表特點：特點： 計數范圍是06，計到7時異步清0。 8421BCD碼 R01R02=QCQBQA 5421BCD碼 R01R02=QCQA過渡態M=7目錄目錄退出退出總目錄總目錄QAQBQCQDCP1CP2S91S92R01R0274LS90CP(a)8421BCD碼接法QAQBQCQDCP1CP2S91S92R01R0274LS90CP(b)5421BCD碼接法反饋置9法CPQDQCQBQA11001

12、20000345670001001000110100001180110CPQAQDQCQB1110020000345670001001000110100100081001M=7過渡態其中： 8421BCD碼 S91S92=QCQB 5421BCD碼 S91S92=QAQB目錄目錄退出退出總目錄總目錄QAQBQCQDPCr74161A B C D&T1LD(a)OCCPCPQAQBQCQDPCr74161A B C D&T1LDOC1CPCPQDQCQBQA0000000100010011010001010110QDQCQBQA00000001000100110100010101

13、100111例：例：用74161實現模7計數器過渡態LD=0異步清0同步置0目錄目錄退出退出總目錄總目錄QAQBQCQDPCr74161A B C DT1LDOC110011CPCPQAQBQCQDPCr74161A B C DT1LDOC101001CPCPQDQCQBQA1001101010111100110111101111QDQCQBQA0010001101000101011001111000LD=0LD=0OC置數法中間任意M個狀態計數目錄目錄退出退出總目錄總目錄QAQBQCQD74LS90S91CPCP1CP2S92R01R02QAQBQCQD74LS90S91CP1CP2S92R

14、01R02(a)QAQBQCQD74LS90S91CPCP1CP2S92R01R02QAQBQCQD74LS90S91CP1CP2S92R01R02&(b)例：例：用74LS90實現模54計數器解：因M=54，因此用兩片74LS90實現。 大模分解法。 整體清0法。M=69整體清0法目錄目錄退出退出總目錄總目錄(a)QAQBQCQDOCABCDPTCrCP1LD74161011011QAQBQCQDOCPT1741611CPABCDCrLD01101CP例：例：用74161實現模60計數器 因一片74161最大計數值為16，故實現模60計數器必須用兩片74161。大模分解法。整體置0法

15、。Oc整體置數法。大模分解法目錄目錄退出退出總目錄總目錄QAQBQCQDOCABCDPTCr1LD741611QAQBQCQDOCABCDPTCrLD741611&(b)CPCPCPQAQBQCQDOCABCDPTCr1LD741611QAQBQCQDOCABCDPTCrLD741611001000111(c)CPCPCP整體置0法 Oc整體置數法目錄目錄退出退出總目錄總目錄預置輸入數的設置方法如下表所示加計數減計數異步預置預=N-M-1預=M同步預置預=N-M預=M-1表中N為最大計數值目錄目錄總目錄總目錄退出退出 例：例：對于圖示可編程分配器，求出M=100和M=200時的預置值；

16、若I7 I0=01101000，求M值。QAQBQCQDOCABCDPT1LD74161QAQBQCQDOCTPLD74161CPI0I1I2I31I4I5I6I7CPABCDCP解：解：該電路為同步置數加法計數器，N=256。 預置值=NM=M 。 當M=（100）=（01100100）時，預置值=M =10011100； 當M=（200）=（11001000）時，預置值=M =00111000。 當I7I0=01101000時，M=預 ，M=01101000 =152。補101022補補補補目錄目錄退出退出總目錄總目錄1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q(a)74LS171的邏輯

17、符號CP1D2D3D4DCr1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q(b)74LS373的邏輯符號EN01D 2D 3D 4DEN174LS17174LS3735D 6D 7D 8DCrCPDQn+1Qn+10111100110010QQ74LS171功能表控制輸出使能輸入數碼輸出高阻EN0EN1DQn+1Q1011101000074LS373功能表集成寄存器集成寄存器目錄目錄退出退出總目錄總目錄RD1RC11S1&RD1RC11S1&RD1RC11S1&RD1RC11S1&1111S0S1SRD0D1D2D3SL1CrCPQ3Q2Q1Q01集成移位寄存器

18、集成移位寄存器四位雙向移位寄存器74LS194邏輯圖目錄目錄退出退出總目錄總目錄CPS0S1CrSRSLD0HLD1D2D3Q0Q1Q2Q3清送除數右移左移禁止清除(c)S1S0SLD3D2D1D0Cr74LS194CPSR(b)CPQ0Q1Q2Q3四位雙向移位寄存器74LS194邏輯符號時序圖目錄目錄退出退出總目錄總目錄CrS1S0CPSLSRD0D1D2D3Q0Q1Q2Q30000000001111101111aabcdbcdSRSLSRQ2Q0Q1Q1Q2Q3SLnnnnnn保持保持741LS194功能表D0D3：并行數碼輸入端。Cr： 異步清0端，低電平有效。SR、SL：右移、左移串行

19、數碼輸入端。S1、S0：工作方式控制端。S1S0=11 并行置數S1S0=01 右移S1S0=10 左移S1S0=00 保持原態目錄目錄退出退出總目錄總目錄 11000001001000001111101111110010110100011011011000000100110111101(a)邏輯電路(b)完全狀態圖主S1S0SLD3D2D1D0Cr74LS194CPSRCPQ0Q1Q2Q310001典型移位計數器典型移位計數器 有自啟動特性的環型計數器特點：特點：每個時鐘周期只有一個輸出端為1（或0）。 不需譯碼電路。 具有自啟動特性，消除了無效循環。目錄目錄退出退出總目錄總目錄(a)邏輯電

20、路S1S0SLD3D2D1D0Cr74LS194CPSRCPQ0Q1Q2Q30110000100011001110000100110111111101001010110101101001001001011011主(b)完全狀態圖 扭環計數器（循環碼或約翰遜計數器）特點：特點：反饋邏輯方程為D1=Qn。 狀態按循環碼規律變化，無 竟爭、冒險，且譯碼簡單。 有無效循環，不能自啟動。目錄目錄退出退出總目錄總目錄組合反饋網絡Q1Q2QnSR(SL) n位移位寄存器ZCP組合輸出網絡模 M計數器Q1Q2QnZCP序列信號發生器的設計序列信號發生器的設計反饋移位型序列信號發生器計數型序列碼發生器根據序列信

21、號長度M，確定移存器位數n。確定移存器的M個獨立狀態。根據M個狀態列出移存器的態序表和反饋函數表，求出反饋函數F。檢查自啟動性能。畫邏輯圖。根據序列信號長度M，設計模M計數器，狀態自定。按計數器的狀態轉移關系和序列碼的要求設計組合輸出網絡。目錄目錄退出退出總目錄總目錄例：例：設計一個產生100111序列的反饋移位型序列信號發生器。解：解：確定移存器位數n，因M=6，故n3。 確定移存器的6個獨立狀態。 100、001、011、 111、111、110 列 移存器的態序表和反饋函數表，求出反饋函數F。F（SL）=Q0+Q2=Q0Q2 檢查自啟動性能。 F=Q2+Q0Q3 畫邏輯電路。Q0Q1Q2

22、Q3F(SL)101100101111111100110111100110反饋函數表目錄目錄退出退出總目錄總目錄1111000001111000011110Q0Q1Q2Q310100100100100110010010111001110主(a)(b)01111111000000011000101101101101F(SL)F的K圖和移存器狀態圖目錄目錄退出退出總目錄總目錄11111111110000000001111000011110Q0Q1Q2Q3101001001001001101101100主(a)(b)0001011100100000100011111110101111010101F(

23、SL)修正后的F的K圖和移存器狀態圖目錄目錄退出退出總目錄總目錄74LS194Q0Q1Q2Q3S1S0SL10111CPF(a)(b)74LS194Q0Q1Q2Q3S1S0SL10CPD0D1D2D3A0A1ZYF1ZCP4選1MUX反饋網絡采用SSI門反饋網絡采用MSI器件邏輯電路目錄目錄退出退出總目錄總目錄Q0Q1Q2Q3S1S0D3D2D1D0111011CP（ a）74LS194SR&CP例：例：設計一個能同時產生兩組序列碼的雙序列碼發器，要求兩組代碼分別是：Z1110101， Z2010110。解：解： 用74LS194設計一個能自 啟動的模6扭環計樹器。 列出組合輸出電路 的真值表。模6計樹器Q0m0m6m4m7m3m1Q1Q2Z1Z2000010100111101001111011010110真值表目錄目錄退出退出總目錄總目錄Q0Q1Q2S1S0D3D2D1D0CP74LS194A2A1A038 譯 碼器11117 6 5 4 3 2 1 0（ b）Z2Z1SR01&E1E2E31Q3CP 用一片3-8譯碼器和與非門實現組合輸出網絡。