1、第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算2第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算3以 “布林方程式” 的實(shí)作方式 通常我們可以設(shè)定合成器化簡的準(zhǔn)則，如下：以電路的面積(Area)為最高優(yōu)先考量。以電路的運(yùn)作速度(Speed)為最高優(yōu)先考量。以電路的電源消耗(Power Consumption)為最高優(yōu)先考量?？梢酝瑫r(shí)混合以上的準(zhǔn)則(同時(shí)考慮二個(gè)或三個(gè))讓合成器作為電路合成的考量因素。第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算4 範(fàn)例 用Verilog硬體描述語言來描述下列的布林方程式 這2個(gè)布林方程式，分別描述了該邏輯電路中的2個(gè)輸出變數(shù)X及Y。其係由4個(gè)變數(shù)A、B、C及D作為布林方程式的輸入

2、變數(shù)。第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算5XACDBCBDCD; 及 YABC; 的真值表第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算6Boolean.V 的模擬結(jié)果第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算7“漣波進(jìn)位” 加法器 範(fàn)例 3個(gè)位元的“漣波進(jìn)位”加法器就是將3個(gè)1位元全加器(Full_ Adder)串連起來形成的“加法器”。 1 位元全加器（Full_Adder）電路的方塊圖abCarry_InSumCarry_Out全 加 器第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算8“漣波進(jìn)位” 加法器（Ripple Carry Adder）的邏輯符號3 個(gè) 1 位元全加器（Full_Adde

3、r）串連起來形成的 3 個(gè)位元的“漣波進(jìn)位”加法器 1位元全加器1位元全加器1位元全加器Carry_inCarry_outCarry_outa0b0a1b1a2b2surn0surn1surn2Carry_outb(7:0)8位元漣波進(jìn)位加法器Carry_inb(7:0)Carry_outsum(7:0)第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算9 8 位元 “漣波進(jìn)位” 加法器的 VHDL 程式碼 第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算10第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算11Adder_8Bits 的模擬結(jié)果第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算12取絕對值 “負(fù)數(shù)”取絕對值會(huì)變成

4、“正數(shù)”，而“正數(shù)”取絕對值的結(jié)果仍然是“正數(shù)”。例如：-5的絕對值等於+5，+5的絕對值不變?nèi)匀皇?5?！叭〗^對值” 的邏輯符號Data(3:0)Result(3:0)AbsVal第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算13第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算14偵測數(shù)值是否全為 1 與 0 偵測數(shù)值是否全為1與0只是一個(gè)很單純的組合邏輯電路。例如：某個(gè)資料有8個(gè)位元，全為1則是“11111111”，全為0則是“00000000”。偵測數(shù)值是否全為 1 與 0 的邏輯符號Data(3:0)Det_A111_A110A111A110第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算15第13章組合邏

5、輯電路與簡易的算術(shù)邏輯運(yùn)算16二進(jìn)制碼與反射葛雷碼之間的轉(zhuǎn)換13-5-113-5-1將“二進(jìn)制碼”轉(zhuǎn)換成“反射葛雷碼”：(由左到右依序產(chǎn)生) 最左邊的位元“二進(jìn)制碼”最左邊的位元 左邊的第二個(gè)位元“二進(jìn)制碼”左邊第二個(gè)位元最左邊的位元 左邊的第三個(gè)位元“二進(jìn)制碼”左邊第三個(gè)位元左邊第二個(gè)位元 最右邊的位元“二進(jìn)制碼”左邊第四個(gè)位元左邊第三個(gè)位元 ：是XOR(Exclusive-OR)運(yùn)算當(dāng) 0 0 = 0、0 1 = 1、1 0 = 1、1 1 = 0 第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算17十進(jìn)制0二進(jìn)制碼0000反射葛雷碼00001000100012001000113001100104

6、01000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000上下反射第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算18Bin_In(3:0)Gray_Out(3:0)Bin2Gray“二進(jìn)制碼” 轉(zhuǎn)換成 “ 反射葛雷碼” 的邏輯符號第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算19第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算2013-5-213-5-2十進(jìn)制0反射葛雷碼0000二進(jìn)制碼0000100010001200100011300110010

7、401000111501010110601100100701110101810001111910011110101010110011101111011211001000131101100114111010111511111010反射葛雷碼1010二進(jìn)制碼1100第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算21將“反射葛雷碼”轉(zhuǎn)換成“二進(jìn)制碼”：(由左到右依序產(chǎn)生) 最左邊的位元“反射葛雷碼”最左邊的位元 左邊的第二個(gè)位元產(chǎn)生出來的“二進(jìn)制碼”最左邊的位元反射葛雷碼”左邊第二個(gè)位元 左邊的第三個(gè)位元產(chǎn)生出來的“二進(jìn)制碼”左邊的第二個(gè)位元反射葛雷碼”左邊第三個(gè)位元 最右邊的位元產(chǎn)生出來的“二進(jìn)制碼”左

8、邊的第三個(gè)位元反射葛雷碼”最右邊的位元 ：是XOR(Exclusive-OR)運(yùn)算當(dāng) 0 0 = 0、0 1 = 1、1 0 = 1、1 1 = 0 Gray_In(3:0)Bin_Out(3:0)Gray2Bin“反射葛雷碼” 轉(zhuǎn)換成 “二進(jìn)制碼” 的邏輯符號第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算22第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算2313-5-313-5-3將“反射葛雷碼”作加1的處理： 首先必須將“反射葛雷碼”轉(zhuǎn)換成“二進(jìn)制碼”，接著作加1的動(dòng)作。 最後再將加1後的“二進(jìn)制碼”轉(zhuǎn)換成“反射葛雷碼”。 將 “反射葛雷碼” 加 1 的邏輯符號Gray_In(3:0)Gray_Out

9、(3:0)Gray_Inc第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算24第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算25三態(tài)閘oeab三態(tài)閘（Tri-State）的邏輯符號第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算26第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算27 Tri_State 的 VHDL 程式碼：Tri_State.vhd Tri_State 的模擬結(jié)果第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算28雙向緩衝暫存器雙向埠（inout, Bi-Direction）驅(qū)動(dòng)的邏輯符號oetest_datatri_inoutBiDir自訂的雙向埠驅(qū)動(dòng)模組enable_in_out第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算29 範(fàn)例一 BiDir 第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算30BiDir 的模擬結(jié)果第13章組合邏輯電路與簡易的算術(shù)邏輯運(yùn)算31 範(fàn)例二 BiDirectional buffer BiDirectionalADIRnGBB