1、課程考試試題學(xué)期學(xué)年 2012-2013 1 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)A（A卷） 擬題人:校對人:擬題學(xué)院（系）: 適 用 專 業(yè): 信息科學(xué)技術(shù)學(xué)院 胡乃平 計(jì)算機(jī)科學(xué)與技術(shù) 周艷平 （答案寫在答題紙上，寫在試題紙上無效）一、 選擇題（60分，每小題2分）1、下面關(guān)于計(jì)算機(jī)發(fā)展趨勢的說法，不可能的是_。 A. 計(jì)算機(jī)的智能程度越來越高，未來可以取代人腦進(jìn)行思考。 B. 計(jì)算機(jī)的速度越來越快，每秒可以完成幾十億次基本運(yùn)算。 C. 計(jì)算機(jī)的體積越來越小，可以放到口袋里。 D. 計(jì)算機(jī)的價(jià)格越來越便宜。2、下列屬于計(jì)算機(jī)特點(diǎn)的是_。 A.計(jì)算機(jī)的速度快 B.具有復(fù)雜的邏輯判斷能力 C.計(jì)算機(jī)可靠性高 D.&

2、#160;能完成任何工作3、若十進(jìn)制數(shù)為132.75，則相應(yīng)的十六進(jìn)制數(shù)為_。 A、21.3 B、84.C C、24.6 D、84.64、關(guān)于奇偶校功能的正確描述是_。 A、均能檢測奇數(shù)個(gè)錯(cuò) B、均能檢測偶數(shù)個(gè)錯(cuò) C、奇校驗(yàn)檢測奇數(shù)個(gè)錯(cuò)，偶校驗(yàn)檢測偶數(shù)個(gè)錯(cuò) D、能檢算出奇數(shù)個(gè)錯(cuò)的個(gè)數(shù)5、X補(bǔ)=X0.X1X2Xn(n為整數(shù))，它的模是_。 A、2n-1 B、2n C、1 D、26、設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)補(bǔ)碼表示（含1位符號(hào)位）。對應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)容為_。 A、27H B、9BH C、E5H D、C6H7、在下列有關(guān)補(bǔ)碼和移碼關(guān)系的敘述中，_是不正確的 A、相同位數(shù)的補(bǔ)碼和移碼表示

3、具有相同數(shù)據(jù)表示范圍 B、零的補(bǔ)碼和移碼表示相同 C、同一個(gè)數(shù)的補(bǔ)碼和移碼表示，其數(shù)值部分相同，而符號(hào)相反 D、一般用移碼表示浮點(diǎn)數(shù)的階，而補(bǔ)碼表示定點(diǎn)整數(shù)8、存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，主要用來_。 A、存放數(shù)據(jù) B、存放程序 C、存放數(shù)據(jù)和程序 D、存放微程序9、在存儲(chǔ)器分層體系結(jié)構(gòu)中，存儲(chǔ)器容量從最小到最大的排列順序是_。 A、寄存器-主存-cache-輔存 B、寄存器-主存-輔存-cache C、寄存器-cache-輔存-主存 D、寄存器-cache-主存-輔存 10、用戶程序所放的主存空間屬于_。 A、隨機(jī)存取存儲(chǔ)器 B、只讀存儲(chǔ)器 C、順序存取存儲(chǔ)器 D、直接存取存儲(chǔ)器11、下列

4、關(guān)于主存的描述中，正確的是_。 A、CPU訪存的時(shí)間由主存容量決定 B、ROM和RAM在主存中是單獨(dú)編址的 C、ROM中任一單元可隨機(jī)訪問 D、DRAM是破壞性讀取，因此讀后重寫12、4個(gè)16K*8位的存儲(chǔ)芯片，可設(shè)計(jì)為_容量的存儲(chǔ)器。 A、32K*16位 B、16K*16位 C、32K*8位 D、8K*16位13、以下說法正確的是_。 A、EPROM是可改寫的，因而也是隨機(jī)存儲(chǔ)器的一種 B、EPROM是可改寫的，但它不能用作為隨機(jī)存儲(chǔ)器 C、EPROM只能改寫一次，故不能作為隨機(jī)存儲(chǔ)器 D、EPROM是只能改寫一次的只讀存儲(chǔ)器14、以下關(guān)于虛存的敘述中，正確的是_。 A、對應(yīng)用程序員透明，對

5、系統(tǒng)程序員不透明 B、對應(yīng)用程序員不透明，對系統(tǒng)程序員透明 C、對應(yīng)用程序員、系統(tǒng)程序員都不透明 D、對應(yīng)用程序員、系統(tǒng)程序員都透明15、單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明一個(gè)操作數(shù)外，另一個(gè)數(shù)采用_方式。 A、立即尋址 B、隱含尋址 C、間接尋址 D、基址尋址16、為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采取_。 A、立即尋址 B、變址尋址 C、間接尋址 D、寄存器尋址17、設(shè)指令中的地址碼位A，變址寄存器位X，程序計(jì)數(shù)器位PC，則變址尋址方式的操作數(shù)地址為_。A、（PC）+A B、(A)+(X) C、(A+X) D、A+(X)18、RISC思想主要基于的是_。 A、減少

6、指令的平均執(zhí)行周期數(shù) B、減少指令的復(fù)雜程度 C、減少硬件的復(fù)雜程度 D、便于編譯器的編寫19、指令寄存器的位數(shù)取決于_ A、寄存器的容量 B、機(jī)器字長 C、指令字長 D、都不對20、指令譯碼器是對_進(jìn)行譯碼。 A、整條指令 B、指令的操作碼字段 C、指令的地址碼地段 D、指令的地址21、從取指令開始到指令執(zhí)行完成所需的時(shí)間，稱之為_。 A、時(shí)鐘周期 B、機(jī)器周期 C、訪存周期 D、指令周期22、CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”，此時(shí)采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，這主要是為了_。 A能進(jìn)入中斷處理程序并能正確返回原程序 B節(jié)省主存空間 C提高中斷響應(yīng)速度 D易于

7、編制中斷處理程序23、存放微程序的控制存儲(chǔ)器稱為_。 A、高速緩沖存儲(chǔ)器 B控制存儲(chǔ)器 C虛擬存儲(chǔ)器 D主存儲(chǔ)器 24、在微程序控制器中，微程序的入口地址是由 _形成的。 A.機(jī)器指令的地址碼字段 B.微指令的微地址碼字段 C.機(jī)器指令的操作碼字段 D.微指令的操作碼字段25、下列不會(huì)引起指令流水阻塞的是_。 A數(shù)據(jù)旁路 B數(shù)據(jù)相關(guān) C條件轉(zhuǎn)移 D資源沖突26、系統(tǒng)總線是指_。 A.運(yùn)算器、控制器、寄存器之間的連接部件 B.運(yùn)算器、寄存器、主存之間的連接部件 C運(yùn)算器、寄存器、外圍設(shè)備之間的連接部件 DCPU、主存、外圍設(shè)備之間的連接部件27、某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)

8、一個(gè)總線周期等于一個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是_。 A.33MB/s B132MB/s C4MB/s D32MB/s28、在鏈?zhǔn)讲樵兎绞较拢粲蠳個(gè)設(shè)備，則_。 A有N條總線請求信號(hào) B共用一條總線請求信號(hào) C有N-1條總線請求信號(hào) D無法確定29、主機(jī)與I/O設(shè)備傳送數(shù)據(jù)時(shí)，主機(jī)與I/O設(shè)備是串行工作的，說明采用_。 A程序查詢方式 B程序中斷方式 C通道方式 DDMA方式30、一個(gè)磁盤的轉(zhuǎn)速為7200轉(zhuǎn)分，每個(gè)磁道有160個(gè)扇區(qū)，每扇區(qū)有512字節(jié)，那么理想情況下，其數(shù)據(jù)傳輸率為_。 A. 7200x160KB/s B.7200KB/s C. 9600KB/s D.1

9、9200KB/s二、綜合題（40分）1、(6分)已知：A =-11/16 ，B =-7/16，應(yīng)用補(bǔ)碼算法求：A+B補(bǔ)- 2、(9分)某機(jī)器采用一地址格式的指令系統(tǒng)，允許直接和間接尋址。機(jī)器配備有如下硬件： ACC、MAR、MDR、PC、X、MQ、IR 以及變址寄存器RX和基址寄存器RB，均為16 位。（1）若采用單字長指令，共能完成105 種操作，則指令可直接尋址的范圍是多少？一次間址的尋址范圍是多少？畫出其指令格式并說明各字段的含義。 （2）若采用雙字長指令，操作碼位數(shù)及尋址方式不變，則指令可直接尋址的范圍又是多少？畫出其指令格式并說明各字段的含義。 3、（10分）設(shè)有一個(gè)直接映像方式的c

10、ache，其容量為8KB，每塊內(nèi)有16B，主存的容量為512KB，按字節(jié)編址，求： (1)主存有多少個(gè)塊？有多少個(gè)組？ (2)該cache可容納多少個(gè)塊？cache字地址有多少位？塊號(hào)和塊內(nèi)地址各多少位? (3)主存字地址有多少位？組號(hào)、塊號(hào)和塊內(nèi)地址各多少位？ (4)主存中的第j塊映像到cache中哪一個(gè)塊？ (5)將主存中的第513塊調(diào)入cache，則cache的塊號(hào)為多少？它的組號(hào)為多少？ (6)在上一步基礎(chǔ)上，送出的主存地址為04011H時(shí)是否命中？4、(15分)設(shè)CPU 中各部件及其相互連接關(guān)系如下圖所示。圖中W 是寫控制標(biāo)志，R 是讀控制標(biāo)志，R1 和R2 是寄存器，MAR是地址緩沖寄存器，MDR是數(shù)據(jù)緩沖寄存器，ACC是累加器，ALU是運(yùn)算器，IR是指令寄存器，PC是程序計(jì)數(shù)器。指令A(yù)D