1、精選優(yōu)質(zhì)文檔-傾情為你奉上計(jì)算機(jī)組成原理試卷一、選擇題（共20分，每題1分）1CPU響應(yīng)中斷的時(shí)間是_ C _。A中斷源提出請(qǐng)求；B取指周期結(jié)束；C執(zhí)行周期結(jié)束；D間址周期結(jié)束。2下列說法中_c_是正確的。A加法指令的執(zhí)行周期一定要訪存；B加法指令的執(zhí)行周期一定不訪存；C指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪存；D指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪存。3垂直型微指令的特點(diǎn)是_c_。A微指令格式垂直表示；B控制信號(hào)經(jīng)過編碼產(chǎn)生；C采用微操作碼；D采用微指令碼。4基址尋址方式中，操作數(shù)的有效地址是_A_。A基址寄存器內(nèi)容加上形式地址（位移量）； B程序計(jì)數(shù)器內(nèi)

2、容加上形式地址；C變址寄存器內(nèi)容加上形式地址；D寄存器內(nèi)容加上形式地址。5常用的虛擬存儲(chǔ)器尋址系統(tǒng)由_A_兩級(jí)存儲(chǔ)器組成。A主存輔存；BCache主存；CCache輔存；D主存硬盤。6DMA訪問主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問結(jié)束后，CPU再恢復(fù)工作，這種情況稱作_A_。A停止CPU訪問主存；B周期挪用；CDMA與CPU交替訪問；DDMA。7在運(yùn)算器中不包含_D_。A狀態(tài)寄存器；B數(shù)據(jù)總線；CALU；D地址寄存器。8計(jì)算機(jī)操作的最小單位時(shí)間是_A_。A時(shí)鐘周期；B指令周期；CCPU周期；D中斷周期。9用以指定待執(zhí)行指令所在地址的是_C_。A指令寄存器；B數(shù)據(jù)計(jì)數(shù)器；C程序計(jì)

3、數(shù)器；pc D累加器。10下列描述中_B_是正確的。A控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果；B一臺(tái)計(jì)算機(jī)包括輸入、輸出、控制、存儲(chǔ)及算邏運(yùn)算五個(gè)單元；C所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成；D以上答案都正確。11總線通信中的同步控制是_B_。A只適合于CPU控制的方式；B由統(tǒng)一時(shí)序控制的方式；C只適合于外圍設(shè)備控制的方式；D只適合于主存。12一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是B_。14+32=46A48；B46；C36；D32。13某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是1MB，按字編址，它的尋址范圍是A_。1mb/2b=1024kb/2b=512kA512K

4、；B1M；C512KB；D1MB。14以下_B_是錯(cuò)誤的。（輸入輸出 4）A中斷服務(wù)程序可以是操作系統(tǒng)模塊； B中斷向量就是中斷服務(wù)程序的入口地址；C中斷向量法可以提高識(shí)別中斷源的速度；D軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址。15浮點(diǎn)數(shù)的表示范圍和精度取決于_C_ 。A階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；B階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；C階碼的位數(shù)和尾數(shù)的位數(shù)；D階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。16響應(yīng)中斷請(qǐng)求的條件是_B_。A外設(shè)提出中斷；B外設(shè)工作完成和系統(tǒng)允許時(shí)；C外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時(shí)；DCPU提出中斷。17以下敘述中_B_是錯(cuò)誤的。A取指令操作是控制器固有的

5、功能，不需要在操作碼控制下完成；B所有指令的取指令操作都是相同的；C在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的；D一條指令包含取指、分析、執(zhí)行三個(gè)階段。18下列敘述中_A_是錯(cuò)誤的。A采用微程序控制器的處理器稱為微處理器；cpuB在微指令編碼中，編碼效率最低的是直接編碼方式；C在各種微地址形成方式中，增量計(jì)數(shù)器法需要的順序控制字段較短；DCMAR是控制器中存儲(chǔ)地址寄存器。19中斷向量可提供_C_。A被選中設(shè)備的地址； B傳送數(shù)據(jù)的起始地址；C中斷服務(wù)程序入口地址；D主程序的斷點(diǎn)地址。20在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由A_完成。A硬件；B關(guān)中斷指令；C開中斷指令；D軟件

6、。二、填空題（共20分，每空1分）1在DMA方式中，CPU和DMA控制器通常采用三種方法來分時(shí)使用主存，它們是停止 CPU訪問主、周期挪用和DMA和CPU交替訪問主存。2設(shè) n = 8 （不包括符號(hào)位），則原碼一位乘需做 8 次移位和最多 8 次加法，補(bǔ)碼Booth算法需做 8 次移位和最多 9 次加法。3設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為2127(1-223)，最小正數(shù)為2129，最大負(fù)數(shù)為2128(-21-223)，最小負(fù)數(shù)為-2127 。4一個(gè)總線傳輸周期包括 a 申請(qǐng)分配階段 B尋址階段C傳輸階

7、D結(jié)束階段5CPU采用同步控制方式時(shí)，控制器使用 機(jī)器周 和 節(jié)拍 組成的多極時(shí)序系統(tǒng)。6在組合邏輯控制器中，微操作控制信號(hào)由 指令操作碼 、 時(shí)序 和 狀態(tài)條件 決定。三、名詞解釋（共10分，每題2分）1機(jī)器周期 2周期挪用 3雙重分組跳躍進(jìn)位 4水平型微指令 5超標(biāo)量 四、計(jì)算題（5分）已知：A = ，B = 求：A+B補(bǔ)五、簡(jiǎn)答題（15分）1某機(jī)主存容量為4M×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表

8、示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對(duì)尋址的位移量（十進(jìn)制表示）。2控制器中常采用哪些控制方式，各有何特點(diǎn)？ 3某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)4,L2,L3,L0,L1，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 1 o 1 0 1 1 1 1 1 六、問答題（20分）（1）畫出主機(jī)框圖（要求畫到寄存器級(jí)）；（2）若存儲(chǔ)器容量為64K×32位，指出圖中各寄存器的位數(shù)；（3）寫出組合邏輯控制器完成 S

9、TA X （X為主存地址）指令發(fā)出的全部微操作命令及節(jié)拍安排。（4）若采用微程序控制，還需增加哪些微操作？七、設(shè)計(jì)題（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀寫控制信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列存儲(chǔ)芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138譯碼器和各種門電路，如圖所示。畫出CPU與存儲(chǔ)器連接圖，要求：（1）主存地址空間分配：8000H87FFH為系統(tǒng)程序區(qū)；8800H8BFFH為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說明各選幾片？（3）詳細(xì)畫出存儲(chǔ)芯片的片選邏輯。計(jì)算機(jī)組成原

10、理試題2一、選擇題（共20分，每題1分）1馮·諾伊曼機(jī)工作方式的基本特點(diǎn)是_B_。A多指令流單數(shù)據(jù)流；B按地址訪問并順序執(zhí)行指令；C堆棧操作； D存儲(chǔ)器按內(nèi)容選擇地址。2程序控制類指令的功能是_C_。A進(jìn)行主存和CPU之間的數(shù)據(jù)傳送；B進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送；C改變程序執(zhí)行的順序； D一定是自動(dòng)加+1。3水平型微指令的特點(diǎn)是_A_。A一次可以完成多個(gè)操作； B微指令的操作控制字段不進(jìn)行編碼；C微指令的格式簡(jiǎn)短； D微指令的格式較長(zhǎng)。4存儲(chǔ)字長(zhǎng)是指_B_。A存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合；B存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)；C存儲(chǔ)單元的個(gè)數(shù)； D機(jī)器指令的位數(shù)。5CP

11、U通過_B_啟動(dòng)通道。A執(zhí)行通道命令；B執(zhí)行I/O指令；C發(fā)出中斷請(qǐng)求；D程序查詢。6對(duì)有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，這屬于計(jì)算機(jī)在_C_方面的應(yīng)用。A數(shù)值計(jì)算；B輔助設(shè)計(jì)；C數(shù)據(jù)處理；D實(shí)時(shí)控制。7總線中地址線的作用是_C_。A只用于選擇存儲(chǔ)器單元； B由設(shè)備向主機(jī)提供地址；C用于選擇指定存儲(chǔ)器單元和I/O設(shè)備接口電路的地址；D即傳送地址又傳送數(shù)據(jù)。8總線的異步通信方式_A_。A不采用時(shí)鐘信號(hào)，只采用握手信號(hào)； B既采用時(shí)鐘信號(hào)，又采用握手信號(hào)；C既不采用時(shí)鐘信號(hào)，又不采用握手信號(hào)；D既采用時(shí)鐘信號(hào)，又采用握手信號(hào)。9存儲(chǔ)周期是指_C_。A存儲(chǔ)器的寫入時(shí)間； B存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短

12、間隔時(shí)間；C存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時(shí)間； D指令執(zhí)行時(shí)間。10在程序的執(zhí)行過程中，Cache與主存的地址映射是由_C_。A操作系統(tǒng)來管理的；B程序員調(diào)度的；C由硬件自動(dòng)完成的；D用戶軟件完成。11以下敘述_C_是正確的。A外部設(shè)備一旦發(fā)出中斷請(qǐng)求，便立即得到CPU的響應(yīng)；B外部設(shè)備一旦發(fā)出中斷請(qǐng)求，CPU應(yīng)立即響應(yīng)；C中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求；D程序查詢用于鍵盤中斷。12加法器采用先行進(jìn)位的目的是_C_ 。A優(yōu)化加法器的結(jié)構(gòu)；B節(jié)省器材；C加速傳遞進(jìn)位信號(hào)；D增強(qiáng)加法器結(jié)構(gòu)。13變址尋址方式中，操作數(shù)的有效地址是_C_。A基址寄存器內(nèi)容加上形式地址（位移量）；B

13、程序計(jì)數(shù)器內(nèi)容加上形式地址；C變址寄存器內(nèi)容加上形式地址；D寄存器內(nèi)容加上形式地址。14指令寄存器的位數(shù)取決于_B_。A存儲(chǔ)器的容量；B指令字長(zhǎng)；C機(jī)器字長(zhǎng)；D存儲(chǔ)字長(zhǎng)。15在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于A_。A同步控制；B異步控制；C聯(lián)合控制；D人工控制。16下列敘述中_B_是正確的。A控制器產(chǎn)生的所有控制信號(hào)稱為微指令；B微程序控制器比硬連線控制器更加靈活；C微處理器的程序稱為微程序；D指令就是微指令。17CPU中的譯碼器主要用于_B_ 。A地址譯碼；B指令譯碼；C選擇多路數(shù)據(jù)至ALU；D數(shù)據(jù)譯碼。18直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_A

14、_。APC； B地址寄存器；C累加器；DALU。19DMA方式的接口電路中有程序中斷部件，其作用是_C_。A實(shí)現(xiàn)數(shù)據(jù)傳送；B向CPU提出總線使用權(quán)；C向CPU提出傳輸結(jié)束；D發(fā)中斷請(qǐng)求。20下列器件中存取速度最快的是 C 。ACache；B主存；C寄存器；D輔存。二、填空題（共20分，每題1分）1完成一條指令一般分為 A 周期和 B 周期，前者完成 C 操作，后者完成 D 操作。2設(shè)指令字長(zhǎng)等于存儲(chǔ)字長(zhǎng)，均為24位，若某指令系統(tǒng)可完成108種操作，操作碼長(zhǎng)度固定，且具有直接、間接（一次間址）、變址、基址、相對(duì)、立即等尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占 A 位，尋址特

15、征位占 B 位，可直接尋址的范圍是 C ，一次間址的范圍是 D 。3微指令格式可分為 A 型和 B 型兩類，其中 C 型微指令用較長(zhǎng)的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。4在寫操作時(shí)，對(duì)Cache與主存單元同時(shí)修改的方法稱作 A ，若每次只暫時(shí)寫入Cache，直到替換時(shí)才寫入主存的方法稱作 B 。5I/O與主機(jī)交換信息的方式中， 程序查詢方式 和 中斷方式 都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中 C 體現(xiàn)CPU與設(shè)備是串行工作的。6在小數(shù)定點(diǎn)機(jī)中，采用1位符號(hào)位，若寄存器內(nèi)容為，當(dāng)它分別表示為原碼、補(bǔ)碼和反碼時(shí)，其對(duì)應(yīng)的真值分別為 A 、 B 和 C （均用十進(jìn)制表示）。三、名詞解釋（共10分，每題2分）

16、1時(shí)鐘周期 2向量地址 3系統(tǒng)總線 4機(jī)器指令 5超流水線 四、計(jì)算題（5分）設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含一位符號(hào)位在內(nèi)），若A = +15，B = +24，求 A-B補(bǔ)并還原成真值。五、簡(jiǎn)答題（共15分）1指出零的表示是唯一形式的機(jī)器數(shù)，并寫出其二進(jìn)制代碼（機(jī)器數(shù)字長(zhǎng)自定）。（2分）2除了采用高速芯片外，分別指出存儲(chǔ)器、運(yùn)算器、控制器和I/O系統(tǒng)各自可采用什么方法提高機(jī)器速度，各舉一例簡(jiǎn)要說明。（4分）3總線通信控制有幾種方式，簡(jiǎn)要說明各自的特點(diǎn)。（4分）4以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。（5分）六、問答題（共20分）1已知帶返轉(zhuǎn)指令的含義如下圖所示，寫出機(jī)器在完成帶返轉(zhuǎn)

17、指令時(shí)，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。如果采用微程序控制，需增加哪些微操作命令？（8分）3（6分）設(shè)某機(jī)有四個(gè)中斷源A、B、C、D，其硬件排隊(duì)優(yōu)先次序?yàn)锳 > B > C > D，現(xiàn)要求將中斷處理次序改為D > A > C > B。（1）寫出每個(gè)中斷源對(duì)應(yīng)的屏蔽字。（2）按下圖時(shí)間軸給出的四個(gè)中斷源的請(qǐng)求時(shí)刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個(gè)中斷源的中斷服務(wù)程序時(shí)間均為20ms。BDAC405060708090302051510t (ms)程序2（6分）一條雙字長(zhǎng)的取數(shù)指令（LDA）存于存儲(chǔ)器的100和101單元，其中第一個(gè)字為操作碼和尋

18、址特征M，第二個(gè)字為形式地址。假設(shè)PC當(dāng)前值為100，變址寄存器XR的內(nèi)容為100，基址寄存器的內(nèi)容為200，存儲(chǔ)器各單元的內(nèi)容如下圖所示。寫出在下列尋址方式中，取數(shù)指令執(zhí)行結(jié)束后，累加器AC的內(nèi)容。LDAM300800700400500200600800500402401400300尋址方式 AC內(nèi)容（1） 直接尋址（2） 立即尋址（3） 間接尋址（4） 相對(duì)尋址（5） 變址尋址（6） 基址尋址102101100七、設(shè)計(jì)題（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用（低電平有效）作訪存控制信號(hào)，作讀寫命令信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列存儲(chǔ)芯片：ROM（2K´8位，

19、4K´4位，8K´8位），RAM（1K´4位，2K´8位，4K´8位）及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲(chǔ)芯片的連接圖。要求：（1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)；（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。計(jì)算機(jī)組成原理試題3 一、選擇題（共20分，每題1分）1直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是_C_。A直接、立即、間接；B直接、間接、立即；C立即、直接、間接；D立即、間接、直接。2存放欲執(zhí)行指令的寄存器是_D_。

20、AMAR； BPC； CMDR； DIR。3在獨(dú)立請(qǐng)求方式下，若有N個(gè)設(shè)備，則_B_。A有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)；B有N個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào)；C有一個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào)；D有N個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)。4下述說法中_C_是正確的。A半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶；B半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM中的存儲(chǔ)信息是不易失的；C半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM只有在電源不掉時(shí)，所存信息是不易失的。5DMA訪問主存時(shí)，向CPU發(fā)出請(qǐng)求，獲得總線使用權(quán)時(shí)再進(jìn)行訪存，這種情況稱作_B_。A停止CPU訪問主存；B周期挪用；CDMA與

21、CPU交替訪問；DDMA。6計(jì)算機(jī)中表示地址時(shí)，采用_D_ 。A原碼；B補(bǔ)碼；C反碼；D無符號(hào)數(shù)。7采用變址尋址可擴(kuò)大尋址范圍，且_C_。A變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變；B變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變；C變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變； D變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；8由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做_C_。A超標(biāo)量技術(shù)；B超流水線技術(shù)；C超長(zhǎng)指令字技術(shù)；D超字長(zhǎng)。9計(jì)算機(jī)執(zhí)行乘法指令時(shí)，由于其操作較復(fù)雜，需要更多的時(shí)間，通常采用_C_控制方式。A延長(zhǎng)機(jī)器周期內(nèi)節(jié)拍數(shù)的；B異步；C中央與局部控制

22、相結(jié)合的；D同步；10微程序放在_B_中。A存儲(chǔ)器控制器；B控制存儲(chǔ)器；C主存儲(chǔ)器；DCache。11在CPU的寄存器中，B_對(duì)用戶是完全透明的。A程序計(jì)數(shù)器；B指令寄存器；C狀態(tài)寄存器；D通用寄存器。12運(yùn)算器由許多部件組成，其核心部分是_B_。 A數(shù)據(jù)總線； B算術(shù)邏輯運(yùn)算單元； C累加寄存器； D多路開關(guān)。13DMA接口_B_。A可以用于主存與主存之間的數(shù)據(jù)交換；B內(nèi)有中斷機(jī)制；C內(nèi)有中斷機(jī)制，可以處理異常情況；D內(nèi)無中斷機(jī)制14CPU響應(yīng)中斷的時(shí)間是_C_。A中斷源提出請(qǐng)求；B取指周期結(jié)束；C執(zhí)行周期結(jié)束；D間址周期結(jié)束。15直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_A_。A

23、PC；B地址寄存器；C累加器；DALU。16三種集中式總線控制中，_A_方式對(duì)電路故障最敏感。A鏈?zhǔn)讲樵儯籅計(jì)數(shù)器定時(shí)查詢；C獨(dú)立請(qǐng)求；D以上都不對(duì)。17一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_B_。A48；B46；C36；D3218以下敘述中錯(cuò)誤的是_B_。A指令周期的第一個(gè)操作是取指令；B為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；C取指令操作是控制器自動(dòng)進(jìn)行的；D指令第一字節(jié)含操作碼。19主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是_A_。A解決CPU和主存之間的速度匹配問題；B擴(kuò)大主存容量；C既擴(kuò)大主存容量，又提高了存取速度；D擴(kuò)大輔存容量。20以下敘述_A_是

24、錯(cuò)誤的。A一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行；BDMA和CPU必須分時(shí)使用總線；CDMA的數(shù)據(jù)傳送不需CPU控制； DDMA中有中斷機(jī)制。二、填空（共20分，每空1分）1設(shè)24位長(zhǎng)的浮點(diǎn)數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位，階碼和尾數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化形式，則它能表示最大正數(shù)真值是 A ，非零最小正數(shù)真值是 B ，絕對(duì)值最大的負(fù)數(shù)真值是 C ，絕對(duì)值最小的負(fù)數(shù)真值是 D （均用十進(jìn)制表示）。2變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 A ， 指令提供 B ； 而在變址尋址中，變址寄存器提供 C ，指令提供 D 。 3影響流水線性能的

25、因素主要反映在 A 和 B 兩個(gè)方面。4運(yùn)算器的技術(shù)指標(biāo)一般用 A 和 B 表示。5 緩存是設(shè)在 A 和 B 之間的一種存儲(chǔ)器，其速度 C 匹配，其容量與 D 有關(guān)。6CPU響應(yīng)中斷時(shí)要保護(hù)現(xiàn)場(chǎng)，包括對(duì) A 和 B 的保護(hù)，前者通過 C 實(shí)現(xiàn)，后者可通過 D 實(shí)現(xiàn)。三、名詞解釋(共10分，每題2分)1微程序控制 2存儲(chǔ)器帶寬 3RISC 4中斷隱指令及功能 5機(jī)器字長(zhǎng) 四、計(jì)算題（5分）已知：兩浮點(diǎn)數(shù)x = 0.1101×210，y = 0.1011×201 求：x + y五、簡(jiǎn)答題（共20分）1完整的總線傳輸周期包括哪幾個(gè)階段？簡(jiǎn)要敘述每個(gè)階段的工作。（4分）2除了采用高

26、速芯片外，從計(jì)算機(jī)的各個(gè)子系統(tǒng)的角度分析，指出6種以上（含6種）提高整機(jī)速度的措施。（6分）3某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)3,L2,L4,L0,L1，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L44某機(jī)主存容量為4M×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)四種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）

27、相對(duì)尋址的位移量（十進(jìn)制表示）。六、問答題（共15分）1假設(shè)CPU在中斷周期用堆棧保存程序斷點(diǎn)，而且進(jìn)棧時(shí)指針減1，出棧時(shí)指針加1。分別寫出組合邏輯控制和微程序控制在完成中斷返回指令時(shí)，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。（8分）2畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。（7分）七、設(shè)計(jì)題（10分）設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀/寫控制信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列存儲(chǔ)芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K&

28、#215;8位ROM；8K×8位ROM及74LS138譯碼器和各種門電路，如圖所示。畫出CPU與存儲(chǔ)器的連接圖，要求（1）主存地址空間分配：6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說明各選幾片？（3）詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。計(jì)算機(jī)組成原理試題4一、選擇題（共20分，每題1分）1一條指令中包含的信息有 C 。A操作碼、控制碼；B操作碼、向量地址；C操作碼、地址碼。2在各種異步通信方式中，_C_速度最快。A全互鎖； B半互鎖； C不互鎖。3一個(gè)512KB的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_C_。A17；B19；C27。4在下列

29、因素中，與Cache的命中率無關(guān)的是C。）ACache塊的大小；BCache的容量；C主存的存取時(shí)間。5在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從0開始，則_A_。A設(shè)備號(hào)小的優(yōu)先級(jí)高；B每個(gè)設(shè)備使用總線的機(jī)會(huì)相等；C設(shè)備號(hào)大的優(yōu)先級(jí)高。6Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作B。A直接映象；B全相聯(lián)映象；C組相聯(lián)映象。7中斷服務(wù)程序的最后一條指令是_C_。A轉(zhuǎn)移指令；B出棧指令； C中斷返回指令。8微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制（編碼）方式是_B_。A字段直接編碼； B直接編碼； C混合編碼。9在取指令操作之后，程序計(jì)數(shù)器中存

30、放的是_C_。A當(dāng)前指令的地址； B程序中指令的數(shù)量； C下一條指令的地址。10以下敘述中_A_是正確的。ARISC機(jī)一定采用流水技術(shù)；B采用流水技術(shù)的機(jī)器一定是RISC機(jī)；CCISC機(jī)一定不采用流水技術(shù)。11在一地址格式的指令中，下列 B 是正確的。A僅有一個(gè)操作數(shù),其地址由指令的地址碼提供；B可能有一個(gè)操作數(shù),也可能有兩個(gè)操作數(shù)；C一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的。12在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是_B_。 A尾數(shù)的符號(hào)位與第一數(shù)位不同； B尾數(shù)的第一數(shù)位為1，數(shù)符任意； C尾數(shù)的符號(hào)位與第一數(shù)位相同； D階符與數(shù)符不同。13I/O采用不統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是_C_。

31、A控制指令； B訪存指令；C輸入輸出指令。14設(shè)機(jī)器字長(zhǎng)為64位，存儲(chǔ)容量為128MB，若按字編址，它的尋址范圍是B。A16MB；B16M；C32M。15 B 尋址便于處理數(shù)組問題。A間接尋址；B變址尋址；C相對(duì)尋址。16超標(biāo)量技術(shù)是_B_。A縮短原來流水線的處理器周期；B在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；C把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令。17以下敘述中_B_是錯(cuò)誤的。A取指令操作是控制器固有的功能，不需要在操作碼控制下完成；B所有指令的取指令操作都是相同的；C在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的。18I/O與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是_B

32、_。ACPU與設(shè)備串行工作，傳送與主程序串行工作；BCPU與設(shè)備并行工作，傳送與主程序串行工作；CCPU與設(shè)備并行工作，傳送與主程序并行工作。19設(shè)寄存器內(nèi)容為，若它等于 +127，則為_D_。 A原碼； B補(bǔ)碼； C反碼； D移碼。20設(shè)機(jī)器數(shù)采用補(bǔ)碼形式（含l位符號(hào)位），若寄存器內(nèi)容為9BH，則對(duì)應(yīng)的十進(jìn)制數(shù)為_C_。 A-27； B-97； C-101； D155。二、填空題（共20分，每空1分）1DMA的數(shù)據(jù)塊傳送可分為 A 、 B 和 C 階段。2設(shè) n = 16 （不包括符號(hào)位），機(jī)器完成一次加和移位各需100ns，則原碼一位乘最多需 A ns,補(bǔ)碼Booth算法最多需 B ns。

33、3設(shè)相對(duì)尋址的轉(zhuǎn)移指令占2個(gè)字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補(bǔ)碼表示），每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（pc）+ 1 pc。設(shè)當(dāng)前指令地址為3008H，要求轉(zhuǎn)移到300FH，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為 A 。若當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為 B 。4設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1位數(shù)符），用補(bǔ)碼規(guī)格化表示，則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為 A ，真值為 B （十進(jìn)制表示）；對(duì)應(yīng)其絕對(duì)值最小負(fù)數(shù)的機(jī)器數(shù)形式為 C ，真值為 D （十進(jìn)制表示）。5I/O的編址方式可分為 A 和 B 兩大類，

34、前者需有獨(dú)立的I/O指令，后者可通過 C 指令和設(shè)備交換信息。6動(dòng)態(tài)RAM靠 A 的原理存儲(chǔ)信息，因此一般在 B 時(shí)間內(nèi)必須刷新一次，刷新與 C 址有關(guān)，該地址由 D 給出。7在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè) A ，若某機(jī)有35條機(jī)器指令，通常可對(duì)應(yīng) B 。三、解釋下列概念（共10分，每題2分）1CMAR 2總線 3指令流水 4單重分組跳躍進(jìn)位 5尋址方式 四、計(jì)算題（6分）設(shè)某機(jī)主頻為8MHz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有2.5個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有5個(gè)機(jī)器周期，則該機(jī)的平

35、均指令執(zhí)行速度又是多少M(fèi)IPS？ 五、簡(jiǎn)答題（共20分）1CPU包括哪幾個(gè)工作周期？每個(gè)工作周期的作用是什么。（4分）2什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系?（6分）3某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)3,L2,L4,L1,L0，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L44某機(jī)主存容量為4M×16位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備56種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、變址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（

36、2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對(duì)尋址的位移量（十進(jìn)制表示）。六、問答題（共15分）1按序?qū)懗鐾瓿梢粭l加法指令A(yù)DD (為主存地址)兩種控制器所發(fā)出的微操作命令及節(jié)拍安排。（8分）2假設(shè)磁盤采用DMA方式與主機(jī)交換信息，其傳輸速率為2MB/s，而且DMA的預(yù)處理需1000個(gè)時(shí)鐘周期，DMA完成傳送后處理中斷需500個(gè)時(shí)鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長(zhǎng)度為4KB，試問在硬盤工作時(shí)，50MHz的處理器需用多少時(shí)間比率進(jìn)行DMA輔助操作（預(yù)處理和后處理）。（7分）（輸入輸出 4）七、設(shè)計(jì)題（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪

37、存控制信號(hào)（低電平有效），用作讀寫控制信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲(chǔ)器的連接圖，要求：（1）存儲(chǔ)芯片地址空間分配為：02047為系統(tǒng)程序區(qū)；20488191為用戶程序區(qū)。（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。計(jì)算機(jī)組成原理試題5一、選擇題（共5分，每題1分）1設(shè)寄存器內(nèi)容為80H，若它對(duì)應(yīng)的真值是 127，則該機(jī)器數(shù)是 A原碼； B補(bǔ)碼； C反碼； D移碼。2下列敘述中 是正確的。 A程序中斷方式中有中斷請(qǐng)求，DMA方式中沒有中斷請(qǐng)求；B程序中斷方式和DMA方式中實(shí)現(xiàn)數(shù)據(jù)傳送都需中斷請(qǐng)求；C程序中斷方式和

38、DMA方式中都有中斷請(qǐng)求，但目的不同；DDMA要等到指令周期結(jié)束時(shí)才進(jìn)行周期竊取。3設(shè)機(jī)器數(shù)字長(zhǎng)為32位，一個(gè)容量為16MB的存儲(chǔ)器，CPU按半字尋址，其尋址范圍是 。A224； B223； C222； D221。4在中斷接口電路中，向量地址可通過 B 送至CPU。A地址線； B數(shù)據(jù)線； C控制線； D狀態(tài)線。5在程序的執(zhí)行過程中，Cache與主存的地址映象是由 D 。A程序員調(diào)度的； B操作系統(tǒng)管理的； C由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的；D硬件自動(dòng)完成的。6總線復(fù)用方式可以_。A提高總線傳輸帶寬；B增加總線功能；C減少總線中信號(hào)線數(shù)量；D提高CUP利用率。7下列說法中正確的是。ACache

39、與主存統(tǒng)一編址，Cache的地址空間是主存地址空間的一部分；B主存儲(chǔ)器只由易失性的隨機(jī)讀寫存儲(chǔ)器構(gòu)成；C單體多字存儲(chǔ)器主要解決訪存速度的問題；DCache不與主存統(tǒng)一編址，Cache的地址空間不是主存地址空間的一部分。8在采用增量計(jì)數(shù)器法的微指令中，下一條微指令的地址_。A在當(dāng)前的微指令中；B在微指令地址計(jì)數(shù)器中；C在程序計(jì)數(shù)器；D在CPU中。9由于CPU內(nèi)部操作的速度較快，而CPU訪問一次存儲(chǔ)器的時(shí)間較長(zhǎng)，因此機(jī)器周期通常由_來確定。A指令周期；B存取周期；C間址周期；D執(zhí)行周期。10RISC機(jī)器_。A不一定采用流水技術(shù)； B一定采用流水技術(shù)；CCPU配備很少的通用寄存器； DCPU配備很多

40、的通用寄存器。11在下列尋址方式中， 尋址方式需要先計(jì)算，再訪問主存。A立即；B變址；C間接；D直接。12在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是_。A尾數(shù)的第一數(shù)位為1，數(shù)符任意； B尾數(shù)的符號(hào)位與第一數(shù)位相同；C尾數(shù)的符號(hào)位與第一數(shù)位不同； D階符與數(shù)符不同。13I/O采用統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是_。A控制指令； B訪存指令； C輸入輸出指令； D程序指令。14設(shè)機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量為16MB，若按雙字編址，其尋址范圍是。A8MB；B2M；C4M；D16M。15 尋址對(duì)于實(shí)現(xiàn)程序浮動(dòng)提供了較好的支持。 A間接尋址；B變址尋址；C相對(duì)尋址；D直接尋址。16超流水線技術(shù)是_。A

41、縮短原來流水線的處理器周期； B在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；C把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令； D以上都不對(duì)。17以下敘述中錯(cuò)誤的是_。A指令周期的第一個(gè)操作是取指令；B為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；C取指令操作是控制器自動(dòng)進(jìn)行的；D指令周期的第一個(gè)操作是取數(shù)據(jù)。18I/O與主主機(jī)交換信息的方式中，DMA方式的特點(diǎn)是_。ACPU與設(shè)備串行工作，傳送與主程序串行工作；BCPU與設(shè)備并行工作，傳送與主程序串行工作；CCPU與設(shè)備并行工作，傳送與主程序并行工作；DCPU與設(shè)備串行工作，傳送與主程序并行工作。19若9BH表示移碼（含1位符號(hào)位）其對(duì)應(yīng)的十

42、進(jìn)制數(shù)是_。 A27； B-27； C-101； D101。20在二地址指令中 是正確的。 A指令的地址碼字段存放的一定是操作數(shù)； B指令的地址碼字段存放的一定是操作數(shù)地址；C運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中；D指令的地址碼字段存放的一定是操作碼。二、填空題（共20分，每空1分）132位字長(zhǎng)的浮點(diǎn)數(shù)，其中階碼8位（含1位階符），基值為2，尾數(shù)24位（含1位數(shù)符），則其對(duì)應(yīng)的最大正數(shù)是 A ，最小的絕對(duì)值是 B ；若機(jī)器數(shù)采用補(bǔ)碼表示，且尾數(shù)為規(guī)格化形式，則對(duì)應(yīng)的最小正數(shù)是 C ，最小負(fù)數(shù)是 D 。（均用十進(jìn)制表示）2CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫 A ，它通常包含若

43、干個(gè) B ，而后者又包含若干個(gè) C 。 D 和 E 組成多級(jí)時(shí)序系統(tǒng)。3假設(shè)微指令的操作控制字段共18位，若采用直接控制，則一條微指令最多可同時(shí)啟動(dòng) A 個(gè)微操作命令。若采用字段直接編碼控制，并要求一條微指令能同時(shí)啟動(dòng)3個(gè)微操作，則微指令的操作控制字段應(yīng)分 B 段，若每個(gè)字段的微操作數(shù)相同，這樣的微指令格式最多可包含 C 個(gè)微操作命令。4一個(gè)8體低位交叉的存儲(chǔ)器，假設(shè)存取周期為T，CPU每隔 t（T = 8t）時(shí)間啟動(dòng)一個(gè)存儲(chǔ)體，則依次從存儲(chǔ)器中取出16個(gè)字共需 A 存取周期。 5I/O與主機(jī)交換信息的控制方式中， A 方式CPU和設(shè)備是串行工作的。 B 和 C 方式CPU和設(shè)備是并行工作的，

44、前者傳送與主程序是并行的，后者傳送和主機(jī)是串行的。6設(shè)n =16位（不包括符號(hào)位在內(nèi)），原碼兩位乘需做 A 次移位，最多做 B 次加法；補(bǔ)碼Booth算法需做 C 次移位，最多做 D 次加法。三、名詞解釋（共10分，每題2分）1同步控制方式 2周期竊取 3雙重分組跳躍進(jìn)位 4直接編碼 5硬件向量法 四、計(jì)算題（5分）設(shè)x = +，y = +，試用變形補(bǔ)碼計(jì)算x + y。五、簡(jiǎn)答題（15分）1某機(jī)主存容量為4M×32位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備129種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址、變址六種尋址方式。（5分）（1）畫出一地址指令格式并指出各

45、字段的作用；（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；（3）一次間址的尋址范圍（十進(jìn)制表示）；（4）相對(duì)尋址的位移量（十進(jìn)制表示）。2能不能說機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？ 3某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)3,L2,L4,L1,L0，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 六、問答題（20分）（1）畫出主機(jī)框圖（要求畫到寄存器級(jí)）；（2）若存儲(chǔ)器容量為64K×32位，指出圖中各寄存器的位數(shù)；（3）寫出組合邏輯控制器完成 LDA X （X為主存地址）指令發(fā)出的全

46、部微操作命令及節(jié)拍安排。（4）若采用微程序控制，還需增加哪些微操作？七、設(shè)計(jì)題（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀寫控制信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲(chǔ)器的連接圖，要求：（1）存儲(chǔ)芯片地址空間分配為：最小4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，與系統(tǒng)程序工作區(qū)相鄰的是24K用戶程序區(qū)；（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。計(jì)算機(jī)組成原理試題6一、選擇題（共5分，每題1分）1某機(jī)字長(zhǎng)8位，采用補(bǔ)碼形式（其中1位為符號(hào)位），則機(jī)器數(shù)所能表

47、示的范圍是_C_。A-127 127； B-128 +128； C-128 +127；D-128 +128。2在_C_的計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不使用I/O指令。A單總線；B雙總線；C三總線；D以上三種總線。3某計(jì)算機(jī)字長(zhǎng)是32位，它的存儲(chǔ)容量是64KB按字編址，它的尋址范圍是_B_。A16KB； B16K； C32K； D32KB。4中斷向量可提供_C_。A.被選中設(shè)備的地址；B.傳送數(shù)據(jù)的起始地址；C.中斷服務(wù)程序入口地址；D.主程序的斷點(diǎn)地址5Cache的地址映象中B比較多的采用“按內(nèi)容尋址”的相聯(lián)存儲(chǔ)器來實(shí)現(xiàn)。A直接映象；B全相聯(lián)映象；C組相聯(lián)映象； D以上都有。6總線的異步通信方式_A_。A不采用時(shí)鐘信號(hào)，只采用握手信號(hào)；B既采用時(shí)鐘信號(hào)，又采用握手信號(hào)；C既不采用時(shí)鐘信號(hào)，又不采用握手信號(hào)；D采用時(shí)鐘信號(hào)，不采用握手信號(hào)。7在磁盤存儲(chǔ)器中，查找時(shí)間是_A_。A使磁頭移動(dòng)到要找的柱面上所需的時(shí)間；B在磁