1、2022-3-2812022-3-2822022-3-2832022-3-2842022-3-285基本概念基本概念數字系統設計流程、工藝、硬件描述語言、數字電路基本數字系統設計流程、工藝、硬件描述語言、數字電路基本 元件、基本電路、模型、仿真分析、棒圖、結構圖元件、基本電路、模型、仿真分析、棒圖、結構圖基本知識基本知識元件元件(MOS管）結構、基本電路管）結構、基本電路(門電路、觸發器、多米諾門電路、觸發器、多米諾 結構、開關結構、開關)、電路模塊、電路模塊(寄存器陣列、譯碼器、加法器、寄存器陣列、譯碼器、加法器、 乘法器、總線、乘法器、總線、ALU、串行寄存器、串行寄存器)、模型應用和仿真

2、分、模型應用和仿真分 析、行為描述、析、行為描述、RTL描述、門級描述。描述、門級描述。基本技術基本技術版圖元件分析、根據要求設計、版圖元件分析、根據要求設計、HDL編程仿真分析、版圖編程仿真分析、版圖 繪制與結構設計、繪制與結構設計、Spice仿真仿真軟件軟件: Muxplus II，MW03, Modelsim, Multisim，Tanner, Cadance2022-3-2862022-3-2872022-3-2882022-3-2892022-3-28102022-3-28112022-3-28122022-3-28132022-3-2814衡量集成電路發展水平的一個重要指標2022

3、-3-2815 它是衡量集成電路加工和設計水平的重要參數，特征尺寸越小，加工精度越高，可能達到的集成度也越大，性能越好。2022-3-28162022-3-28172022-3-28182022-3-28192022-3-28202022-3-28212022-3-28222022-3-28231947年年12月月23日日第一個晶體管第一個晶體管NPN Ge晶體管晶體管 W. Schokley J. Bardeen W. Brattain2022-3-28242022-3-28251958年第一塊集成電路：年第一塊集成電路：TI公司的公司的Kilby，12個器件，個器件，Ge晶片晶片2022-

4、3-2826第一個第一個CPU：40042022-3-2827Pentium III CPU芯片芯片2022-3-28282022-3-2829主要特征主要特征SSISSIMSIMSILSILSIVLSIVLSIULSIULSIGSLGSL元件數元件數/ /片片10 10 109 9特征線寬特征線寬mm5-105-103-53-51-31-3 11201201001004040151510-1510-15 結深結深 mm 1.2-20.5-1.2 0.2-0.5 0.1-0.2 硅片直徑硅片直徑inchinch 2 22-32-3 4-54-56 68 812122022-3-28302022

5、-3-28312022-3-28322022-3-28332022-3-2834?不斷提高產品的性能價格比不斷提高產品的性能價格比是微電子技術發展的動力是微電子技術發展的動力?集成電路芯片的集成度每三集成電路芯片的集成度每三年提高年提高4倍，而加工特征尺倍，而加工特征尺寸縮小寸縮小 倍，這就是倍，這就是摩爾摩爾定律定律微電子發展的規律微電子發展的規律22022-3-28352022-3-283622022-3-283710 G1 G100 M10 M1 M100 K10 K1 K0.1 K19701980199020002022-3-28381.E+91.E+91.E+81.E+81.E+71

6、.E+71.E+61.E+61.E +51.E +51.E+41.E+41.E+31.E+370 74 78 82 86 90 94 70 74 78 82 86 90 94 98 200298 20022022-3-2839100 G10 GGiga100 M10 MMegaKilo197019801990200020102022-3-2840集成電路技術是近集成電路技術是近50年來發展最快的技術年來發展最快的技術微電子技術的進步微電子技術的進步 年年份份特特征征參參數數19591970-19712000比比率率設設計計規規則則 m2580.18140電電源源電電壓壓VDD(伏伏）551.5

7、3硅硅片片直直徑徑尺尺寸寸（mm）53030060集集成成度度62 1032 1093 108DRAM密密度度（bit)1K1G106微微處處理理器器時時鐘鐘頻頻率率(Hz)750K1G103平平均均晶晶體體管管價價格格$100.310-61072022-3-28412022-3-28422022-3-28432022-3-28445060年代7080年代8090年代設備設計加工封裝封裝設備 材料設計 加工設計加工設計 加工設計加工價值鏈分化價值鏈分化2022-3-28458090年代設計 加工（With Fab)設計Fabless加工Foundry集中集中制造制造分散分散設計設計工具進步方法

8、改進工藝成熟產量大投資大設計Fabless加工Foundry?價值鏈再次分化價值鏈再次分化2022-3-28468090年代設計Fabless加工Foundry設計Fabless加工FoundryChipless(IP)Chip IPProcessIPChip Process功能復雜周期短網絡信息方法改進集成度增設設計計復復用用最近（90年代）兩次演變，對產業升級意義重大，使 之向“智力驅動”方向演變，工業經濟質量飛躍。2022-3-28472022-3-28482022-3-2849?集成電路的戰略地位首先表現在當代集成電路的戰略地位首先表現在當代國民經濟的國民經濟的“食物鏈食物鏈”關系關系

9、?進入信息進入信息化社會的判據：化社會的判據：半導體產值半導體產值占工農業總產值的占工農業總產值的0.5%2022-3-2850據美國半導體協會（據美國半導體協會（SIA）預測）預測集成電路產值集成電路產值1萬億美元萬億美元GDP50萬億美元萬億美元2012年年2022-3-28511985-1990年間世界半導體商品市場份額年間世界半導體商品市場份額日本公司日本公司美國公司美國公司39%37.9%51.4%50%人均人均IC產值年增長率產值年增長率 人均電子工業年增長率人均電子工業年增長率 人均人均GNP年增長率年增長率 日本日本美國美國 日本日本美國美國 日本日本美國美國2.2%1.1%0

10、.1%80年代后期年代后期-90年代初美國采取了一系列增強微電子年代初美國采取了一系列增強微電子技術創新和集成電路產業發展的措施，重新奪回領先技術創新和集成電路產業發展的措施，重新奪回領先地位。地位。90年代以來美國經濟保持持續高速增長主要得年代以來美國經濟保持持續高速增長主要得益于信息產業的發展，而其基礎是集成電路產業與技益于信息產業的發展，而其基礎是集成電路產業與技術創新。術創新。v兩個例子2022-3-2852我國臺灣地區我國臺灣地區60年代后期人均年代后期人均GDP200-300美元美元（1967年為年為267美元）美元）70-80年代大力發展集成電路產業年代大力發展集成電路產業90年

11、代年代IT業高速發展業高速發展97年人均年人均GDP=13559美元美元2022-3-2853 微電子技術的發展水平已經成為關系到一個國家安危的重要因素2022-3-2854 實現社會信息化的網絡及其關鍵部件不管是各種 計算機和/或通訊機，它們的基礎都是微電子微電子：信息社會發展的基石2022-3-28552022-3-28562022-3-2857n市場空間巨大，但主要為國外所壟斷，核心技術少；市場空間巨大，但主要為國外所壟斷，核心技術少；n具有較先進的制造能力，但生產線基本上都是具有較先進的制造能力，但生產線基本上都是“裸線裸線”；設計能力較薄弱；設計能力較薄弱；2022-3-285820

12、22-3-28592022-3-2860 在信息經濟時代，產品，以其在信息經濟時代，產品，以其信息含量的多少及處理信息能力信息含量的多少及處理信息能力的強弱，決定著附加值的高低的強弱，決定著附加值的高低決定著在國際經濟分工中的地位決定著在國際經濟分工中的地位2022-3-2861我國我國IT企業與企業與Intel公司利潤的比較公司利潤的比較2022-3-28622022-3-2863 沒有微電子的電子工業只能是勞動密集沒有微電子的電子工業只能是勞動密集型的組裝業，不能形成高附加值的知識經濟型的組裝業，不能形成高附加值的知識經濟，中國的硅谷將是無芯的硅谷。，中國的硅谷將是無芯的硅谷。2022-3

13、-28642022-3-28652022-3-28662022-3-28672022-3-28682022-3-28692022-3-28702022-3-28712022-3-28722022-3-28732022-3-28742022-3-28752022-3-28762022-3-28772022-3-28782022-3-28792022-3-28802022-3-28812022-3-28822022-3-28832022-3-28842022-3-28852022-3-28862022-3-2887v 集成電路設計是整個流程中的重要一環2022-3-2888概念2022-3-288

14、9 概念解釋設計要做的事情設計的基本要求評價設計好壞的指標設計的最終輸出2022-3-2890VDDVss2022-3-2891l 2022-3-2892第一步：由基本門組成邏輯與時序的基本單元第二步：由邏輯單元組成各個獨立的功能模塊第三步：由各個模塊連成一個完整的系統第四步：完成整個系統的測試與性能分析2022-3-2893 2022-3-28942.自頂向下（Top-Down）的設計方法第一步：系統層是一個包含輸入輸出的頂層模塊，并用系統級行為描述加以表達，同時完成整個系統的模擬與性能分析第二步：整個系統進一步由各個功能塊組成，每個功能塊由更細化的行為描述加以表達第三步：由EDA綜合工具+

15、預先設計好的庫完成邏輯電路的實現2022-3-28952022-3-2896自頂向下的設計方法優勢顯而易見2022-3-28972022-3-2898一個典型的自頂向下的數字電路設計流程一個典型的自頂向下的數字電路設計流程單元庫系統要求系統要求系統劃分和系統劃分和功能設計功能設計系統仿真行為級/寄存器傳輸級(RTL)設計行為仿真綜合門級仿真自動布局布線物理驗證后 仿真制版流片單元庫封裝測試2022-3-2899用可編程邏輯器件實現的數字電路設計流程用可編程邏輯器件實現的數字電路設計流程系統要求系統要求系統劃分和系統劃分和功能設計功能設計系統仿真行為級/寄存器傳輸級(RTL)設計行為仿真可編程邏

16、輯器件的綜合門級仿真加載到母片上生成專用芯片驗證單元庫單元庫綜合門級仿真自動布局布線物理驗證后 仿真制版流片封裝測試2022-3-28100系統要求系統要求系統劃分和系統劃分和功能設計功能設計系統仿真行為級/寄存器傳輸級(RTL)設計行為仿真綜合門級仿真自動布局布線物理驗證后 仿真制版流片封裝測試單元庫單元庫帶有模擬部分的集成電路設計流程帶有模擬部分的集成電路設計流程電路原理圖的設計仿真驗證版圖設計物理驗證后 仿真版 圖2022-3-28101系統級設計 2022-3-28102體系結構（體系結構（Architecture）的確立）的確立 .例：設計一個微處理器InstructionPipel

17、ine (x32)InstructionDecodeGeneral PurposeRegister File 32-bit x 16AlternateRegister File 32-bit x 16ControlRegister File 32-bit x 13Adder/LogicalPriority EncoderZero DetectJTAG / OnCENexus L2Barrel ShifterDividerFast IntegerMultiplier2022-3-281032022-3-28104功能模塊的劃分功能模塊的劃分 2022-3-28105系統建模系統建模 2022-3

18、-281062022-3-28107系統產品設計規范設計輸入RTL仿真設計綜合門級仿真布局和布線時序分析系統上驗證修改設計2022-3-281082022-3-281092022-3-281102022-3-281112022-3-281122022-3-281132022-3-281142022-3-281152022-3-281162022-3-281172022-3-28118概念2022-3-281192022-3-281202022-3-281212022-3-28122硬件描述語言在不同抽象層次的描述2022-3-281232022-3-281242022-3-28125一個典型的

19、自頂向下的數字電路設計流程一個典型的自頂向下的數字電路設計流程單元庫系統要求系統要求系統劃分和功能設計功能驗證行為級行為級/寄存寄存器傳輸級器傳輸級(RTL)設計設計行為仿真綜合門級仿真自動布局布線物理驗證后 仿真版圖制版流片系 統 及 功 能 級 設 計邏輯及電路設計版 圖 設 計單元庫封裝測試硬件描述語言硬件描述語言2022-3-28126IEEE 2022-3-28127 Verilog HDL 公開發表 CADENCE公司購買Verilog版權 1990 1989 1980s Verilog-XL 誕生 模擬和數字都適用的Verilog標準 公開發表 1998 ? VerilogHDL

20、IEEE1364標準 公開發表 有關VerilogHDL 的全部權利都移交給 OVI（Open Verilog International) 1995 19902022-3-281282022-3-281292022-3-28130VHDL VS. Verilog HDLI 適用抽象層次的比較2022-3-28131VHDL VS. Verilog HDLII 代碼風格的比較2022-3-281322022-3-281332022-3-281342022-3-281352022-3-281362022-3-281372022-3-281382022-3-281392022-3-28140202

21、2-3-281412022-3-281422022-3-281432022-3-281442022-3-281452022-3-281462022-3-281472022-3-281482022-3-281491-1 設計層次設計層次 (第第1章）章）1-2 頂頂-底設計流程底設計流程1-3 ASIC類型類型1-4 典型的設計方法典型的設計方法2022-3-28150概述概述1-1-1 系統級系統級1-1-2 行為級行為級1-1-3 寄存器傳輸級寄存器傳輸級(RTL)1-1-4 門級門級1-1-5 電路電路 (或開關或開關)級級1-1-6 物理級物理級2022-3-28151 描述模塊之間的結

22、構描述模塊之間的結構實例實例: 計算機計算機1-1、設計層次、設計層次2022-3-28152 描述模塊的行為，重點是：電路能做什么，如何做描述模塊的行為，重點是：電路能做什么，如何做 無時序和結構的問題無時序和結構的問題 一般包含算術運算、循環和復雜數據類型一般包含算術運算、循環和復雜數據類型實例：加法器實例：加法器( (基于算法基于算法) )1-1、設計層次、設計層次2022-3-28153 描述寄存器之間的邏輯，包括時鐘時序信息描述寄存器之間的邏輯，包括時鐘時序信息 顯示了電路的結構顯示了電路的結構 包含狀態機和數學表達式包含狀態機和數學表達式 可以在行為上實現元件可以在行為上實現元件實

23、例實例: : FIR FIR濾波器濾波器( (基于結構基于結構) )1-1、設計層次、設計層次ABCDE2022-3-28154基于邏輯門描述整個系統的結構基于邏輯門描述整個系統的結構使用邏輯門使用邏輯門使用鎖存器使用鎖存器/ /寄存器暫存信號寄存器暫存信號用其他門級描述表示元件用其他門級描述表示元件實例實例: : 2-1 2-1選擇器選擇器( (門數門數, ,速度速度) )1-1、設計層次、設計層次selbaoutput2022-3-28155 描述所有元件的電氣行為，如電容、電阻、電感、描述所有元件的電氣行為，如電容、電阻、電感、MOSMOS等。等。實例實例: : 反相器反相器 ( (驅動

24、驅動, , 功率功率) )1-1、設計層次、設計層次outputinput2022-3-28156 直接描述電路的幾何圖形直接描述電路的幾何圖形 直接產生掩膜要用的版圖直接產生掩膜要用的版圖實例實例: : 反相器反相器 (DRC, (DRC, 制程參數制程參數) )1-1、設計層次、設計層次outputinput2022-3-28157掩膜掩膜行為級描述行為級描述邏輯綜合邏輯綜合行為綜合行為綜合物理綜合物理綜合源文件源文件行為級行為級驗證驗證行為級行為級綜合綜合RTL驗證驗證RTL 分析分析邏輯綜合與可測性設計邏輯綜合與可測性設計門級門級驗證驗證時序時序/功率功率分析分析版圖版圖 或或 PLD

25、模型模型2022-3-281581-2、頂、頂-底設計流程底設計流程系統級描述系統級描述行為級描述行為級描述RTL級描述級描述門級描述門級描述電路級描述電路級描述物理級描述物理級描述HDL/SoC/IP(Intelligent Property)HDLHDL/數據流圖/其他HDL/電路圖/其他Spice/電路圖Spice/電路圖2022-3-281591-2、頂、頂-底設計流程底設計流程 不同級設計描述之間的轉換不同級設計描述之間的轉換行為級綜合行為級綜合邏輯級綜合邏輯級綜合物理級綜合物理級綜合行為 時序結構(RTL) RTL 門級(網表) 網表 版圖 PLD2022-3-281601-2、頂

26、、頂-底設計流程底設計流程 檢查設計實現是否滿足設計要求。檢查設計實現是否滿足設計要求。 仿真仿真Simulation 形式驗證形式驗證Formal Verification 硬件評估硬件評估Emulation 測試測試Test定理證明等效檢查模型檢查2022-3-281611-3-1、全定制全定制ASIC (Full-Custom ASIC)1-3-2、基于標準單元的基于標準單元的ASIC (Standard Cell Based ASIC)1-3-3、基于門陣列的基于門陣列的ASIC (Gate-array Based ASIC)1-3-4、可編程邏輯器件可編程邏輯器件 (PLD and

27、FPGA)概述概述2022-3-281621-3、ASIC類型類型根據需要設計和繪制晶體管根據需要設計和繪制晶體管是是ASICASIC模擬部分設計的方法模擬部分設計的方法性能最高，設計時間最長性能最高，設計時間最長利用利用IPIP模塊設計模塊設計2022-3-281631-3、ASIC類型類型 半定制半定制ASICASIC 標準單元是定制設計的，放在設計庫中。在設計中，可以利用標準單元是定制設計的，放在設計庫中。在設計中，可以利用CADCAD工具設計這些單元的放置位置及布線。工具設計這些單元的放置位置及布線。 某些標準單元某些標準單元( (如如RAMRAM和和ROM)ROM)與數據路徑單元與數

28、據路徑單元( (如選擇器如選擇器) )設計在一設計在一起，共同建立宏單元起，共同建立宏單元(macrocell) (macrocell) 定制設計的塊定制設計的塊( (如微處理器如微處理器) )也可以組合起來也可以組合起來( (稱為巨宏稱為巨宏megacellmegacell或或 硬宏硬宏hard macro)hard macro) 標準單元一般由標準單元一般由RTLRTL設計描述綜合而來設計描述綜合而來 基于標準單元的基于標準單元的ASICASIC設計快于全定制設計設計快于全定制設計 仍需要制作全部的掩膜仍需要制作全部的掩膜2022-3-281641-3、ASIC類型類型在門陣列中，晶體管級掩膜已完全定義，設計者不能改變在門陣列中，晶體管級掩膜已完全定義，設計者不能改變設計工作就是對連接進行編程設計工作就是對連接進行編程門陣列設計慢于基于標準單元的設計，實現較快門陣列設計慢于基于標準單元的設計，實現較快門陣列設計需要使用基于門陣列設計需要使用基于RTL的方法和綜合以及其他的方法和綜合以及其他CAD工具。工具。無制程半導體公司模型無制程半導體公司模型 公司只負責設計，制造由其它公司完成（如公司只負責設計，制造由其它公司完成（如 TSMC, UMC). 這些公司完成或協助完成后