1、數字電路與系統設計基礎數字電路與系統設計基礎 吳健雄學院吳健雄學院1313級級 2013.102013.10（第五次課）1&11X0 X1 X2 Y0 Y1 Y2 1.分析圖示電路，寫出其輸出邏輯表分析圖示電路，寫出其輸出邏輯表達式、真值表和電路的用途達式、真值表和電路的用途2. 2. 題題2.462.46Y0 = X0Y1 = X1X0 + X1 X0 = （X1 X0)Y2 = X2X1X0 + X2X1 + X2X0 1&11X0 X1 X2 Y0 Y1 Y2 Y0 = X0Y1 = X1X0 + X1 X0 = X1 X0Y2 = X2X1X0 + X2X1 + X2X

2、0 = X2 (X1X0) X1X0 X2 00 01 11 100 1 11 1 1 Y0 X1X0 X2 00 01 11 100 1 11 1 1 Y1 X1X0 X2 00 01 11 100 11 1 1 1 Y2 X1X0 X2 00 01 11 100 111 000 010 001 1 011 100 110 101 Y2Y1Y01.與或表達式2.倒填卡諾圖3.狀態轉換卡諾圖以X2X2X0為坐標。填Y2Y2Y0為函數名X2 X1 X0 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 0 0

3、 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0功能：數功能：數 Y= Y2Y1Y0 數數 X = X2X1X0 Y = X 1 （X=Y+1)0 0 0 - 1 = 1 0 0 0 1 = 1 1 1減減1 1網絡網絡借位借位 X1X0 X2 00 01 11 100 111 000 010 001 1 011 100 110 101 Y2Y1Y0X0 X1 X2 Y0 Y1 Y2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 0 0 1 0 0 0下標的

4、討論：下標的討論： 3, 2, 1, 0 3, 2, 1, 0 通常指二進制數通常指二進制數 1, 2, 4, 81, 2, 4, 8也可指二進制數，也可指二進制數，更多指更多指BCDBCD碼（十進制數）碼（十進制數） 1, 2, 3, 4 1, 2, 3, 4 一般順序一般順序 A, B, C, D A, B, C, D 一般順序一般順序錯誤情況1.很多人照抄去年的很多人照抄去年的ppt.2. 對圖對圖1的功能的功能 解釋電路解釋電路一團亂麻一團亂麻 要求總體功能要求總體功能 如如XO=0，則，則Y1Y2=X1X2，如，如X0=1，則，則Y1Y2= 取反，改變信號極性取反，改變信號極性 2.

5、 2. 題題2.46 2.46 用圖示一片譯碼器和一片用圖示一片譯碼器和一片數據選擇器可以構成一個數據選擇器可以構成一個3 3位比較器，位比較器，請解釋其工作原理。請解釋其工作原理。 BIN/OCT421 0 1 2 3 4 & 5 EN 6 7EN MUX21001234567 A2A A1 A0 0 B2B B1 B0 0G 71002. 2. 題題2.46 2.46 用圖示一片譯碼器和一片用圖示一片譯碼器和一片數據選擇器可以構成一個數據選擇器可以構成一個3 3位比較器，位比較器，請解釋其工作原理。請解釋其工作原理。 BIN/OCT421 0 1 2 3 4 & 5 EN

6、6 7EN MUX21001234567 A2A A1 A0 0 B2B B1 B0 0G 7100A A 由由A2A2、A1A1、A0 A0 三三位二進制數組成，有位二進制數組成，有8 8種可能，譯碼器根種可能，譯碼器根據據A2A2、A1A1、A0A0選擇選擇07中一個輸出端使中一個輸出端使之輸出有效（低電平）之輸出有效（低電平）數據選擇器則由數據選擇器則由B B即即B2B2、B1B1、B0B0的值從的值從07八個輸入端中選八個輸入端中選擇一個信號輸出。擇一個信號輸出。若若A A、B B相等，則數據選擇器剛好選中譯碼器相等，則數據選擇器剛好選中譯碼器的有效輸出（低電平），的有效輸出（低電平）

7、， 若若A A、B B不相等，數不相等，數據選擇器選中的是譯碼器的無效輸出（高電據選擇器選中的是譯碼器的無效輸出（高電平）平）l從數據選擇器的輸出（從數據選擇器的輸出（F F）是否）是否為低電平可以判斷為低電平可以判斷A A與與B B是否相等。是否相等。( (從從F F是否為高電平也可判斷是否為高電平也可判斷）數據比較器數據比較器 BIN/OCT421 0 1 2 3 4 & 5 EN 6 7EN MUX21001234567 A2A A1 A0 0 B2B B1 B0 0G 7100 10111111011 10101出現的錯誤出現的錯誤僅僅說明了電路的連接，未說明比較原僅僅說明了電

8、路的連接，未說明比較原理；理；不仔細觀察輸出的邏輯值是高有效還是不仔細觀察輸出的邏輯值是高有效還是低有效，就判定低有效，就判定A=BA=B時輸出為高，時輸出為高，ABAB時時輸出為低；輸出為低；分析方法分析方法1 1。死辦法：列真值表。死辦法：列真值表6 6變量變量（A2A2，A1A1，A0A0，B2B2，B1B1，B0B0）6464行；行；2 2。討巧一點，列部分真值表。討巧一點，列部分真值表。 A2 A1 A0 B2 B1 B0 F 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1

9、 0 1 1 1 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 3 3。將兩塊片子的功能分析清楚，根據邏。將兩塊片子的功能分析清楚，根據邏輯關系來討論。輯關系來討論。發現一些概念性錯誤發現一些概念性錯誤對信號的認識對信號的認識 將二進制碼將二進制碼A A轉換成一個轉換成一個“數數”， 該數是以一個該數是以一個8 8位碼的形式出現的位碼的形式出現的 即即0111111101111111， 10111111 10111111 ，11011111 11011111 11111110 11111110 0 0是有效信號，是有效信號，1 1是無效信號是無效信號 不能說某端子

10、有信號輸出，其他沒有不能說某端子有信號輸出，其他沒有信號輸出信號輸出譯碼器輸入一個代碼，則輸出一個數A，如A=B，則MUX 輸出這個數A。(數的值）發現一些概念性錯誤發現一些概念性錯誤A=B,A=B,則則MUXMUX輸出輸出“有效有效”，否則無效，否則無效何謂有效？何謂有效？ 數字信號只有數字信號只有0 0和和1.MUX1.MUX本身是傳送信本身是傳送信號的開關，它的輸出無有效之說。號的開關，它的輸出無有效之說。 這里傳送的是譯碼器輸出的有效信號。這里傳送的是譯碼器輸出的有效信號。 譯碼器的輸出信號是譯碼器的輸出信號是8 8位代碼，其中一位代碼，其中一位是有效的，另位是有效的，另7 7位是無效

11、的，除非譯碼位是無效的，除非譯碼器不使能，否則輸出中總有一個有效信器不使能，否則輸出中總有一個有效信號存在，只不過出現的位置不一樣。號存在，只不過出現的位置不一樣。 MUXMUX輸出為輸出為1 1，則，則A=BA=B。 錯誤原因之一是只看譯碼器的定義，錯誤原因之一是只看譯碼器的定義，未看具體的電路未看具體的電路譯碼器輸出一個信號，譯碼器輸出一個信號，MUX輸出一個信號，輸出一個信號，這兩個信號相同，這兩個信號相同，MUX出出1，則，則A=B。對數據選擇器的功能理解錯誤！對數據選擇器的功能理解錯誤！譯碼器與譯碼器與MUXMUX兩個輸出能相同嗎兩個輸出能相同嗎? ?（一個（一個1 1位，一個位，一

12、個8 8位）位）你怎么知道這兩個輸出相同？你怎么知道這兩個輸出相同？如A=B, 則X=Y如A=B，則電路“導通”,輸入輸出之間有通道， 通道打開 何謂導通？導通是指信號從輸入直接傳到輸出。何謂導通？導通是指信號從輸入直接傳到輸出。輸入是什么？是向譯碼器送入的一組代碼，輸出是什輸入是什么？是向譯碼器送入的一組代碼，輸出是什么？是么？是MUXMUX輸出的一位信號。輸出的一位信號。如A=B，則MUX選中這位”開關”是哪個開關？如果是譯碼器的？譯碼器有嗎？如果是MUX的，MUX本身就是多路開關，只要在工作在使能狀態，都有開關接通，A=B時，接通的哪個開關？譯碼器加上一組數據，得到一個輸出，將此輸譯碼器

13、加上一組數據，得到一個輸出，將此輸出與出與MUX的輸入相比較，若相同則的輸入相比較，若相同則譯碼器的輸出能于MUX的輸入相比較嗎？發現一些概念性錯誤發現一些概念性錯誤 錯誤原因之二錯誤原因之二對邏輯符號理解錯誤對邏輯符號理解錯誤 BIN/FORE1 00 1 2EN 3B1B0ENY0Y1Y2Y3EN B1 B0 Y0 Y1 Y2 Y3 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0邏輯邏輯名名信信號號名名發現發現一些概念性錯誤MUXMUX有兩個輸出，通常講的輸出指有兩個輸出，通常講的輸出指Y Y，必，必要時應

14、指明是要時應指明是Y Y端還是端還是Y Y端。端。邏輯符號邏輯符號p460p460“附錄附錄1 1”限定符號關聯 主動與被動EN1 EN2 A1 A0 Y1 Y2 1 1 0 0 0 1 0 0 D01 0 0 1 0 1 D11 0 0 1 1 0 D21 0 0 1 1 1 D31 0 1 0 0 0 0 D02 1 0 0 1 0 D12 1 0 1 0 0 D22 1 0 1 1 0 D32 0 0 0 0 D01 D02 0 0 0 1 D11 D12 0 0 1 0 D21 D22 0 0 1 1 D31 D32 MUX01EN4 EN54,04,14,24,35,05,15,25

15、,3G03 A0 A1EN1EN2D01D11D21D31D02D12D22D32Y1Y2內有內有 2 2 個個4 4選選1 MUX1 MUX，共用一組地址信號，共用一組地址信號二二 MUX MUX 的地址端是并聯的。各有一個使能端，的地址端是并聯的。各有一個使能端，各加低電平時使能。各加低電平時使能。EN1 EN2 A1 A0 Y1 Y2 1 1 0 0 0 1 0 0 D01 0 0 1 0 1 D11 0 0 1 1 0 D21 0 0 1 1 1 D31 0 1 0 0 0 0 D02 1 0 0 1 0 D12 1 0 1 0 0 D22 1 0 1 1 0 D32 0 0 0 0

16、D01 D02 0 0 0 1 D11 D12 0 0 1 0 D21 D22 0 0 1 1 D31 D32 MUX01EN4 EN54,04,14,24,35,05,15,25,3G03 A0 A1EN1EN2D01D11D21D31D02D12D22D32Y1Y2若在二使能端皆加低電平，則二若在二使能端皆加低電平，則二 MUX MUX 各自各自工作，若在二使能端加相反信號，則任何工作，若在二使能端加相反信號，則任何時候只有一個時候只有一個 MUX MUX 工作。工作。EN1 EN2 A1 A0 Y1 Y2 1 1 0 0 0 1 0 0 D01 0 0 1 0 1 D11 0 0 1 1

17、 0 D21 0 0 1 1 1 D31 0 1 0 0 0 0 D02 1 0 0 1 0 D12 1 0 1 0 0 D22 1 0 1 1 0 D32 0 0 0 0 D01 D02 0 0 0 1 D11 D12 0 0 1 0 D21 D22 0 0 1 1 D31 D32 MUX01EN4 EN54,04,14,24,35,05,15,25,3G03 A0 A1EN1EN2D01D11D21D31D02D12D22D32Y1Y2若用高位信號控制二使能端，使二若用高位信號控制二使能端，使二 MUX MUX 一個一個工作，另一個不工作，并將二輸出通過或門并工作，另一個不工作，并將二輸出

18、通過或門并聯，則可作聯，則可作8 8選選1 MUX 1 MUX 使用。使用。 MUX01EN4 EN54,04,14,24,35,05,15,25,3G03 A0 A1EN1EN2D01D11D21D31D02D12D22D32Y1Y21A2D0D1D2D3D4D5D6D71 1 Y設計的步驟圖2.67 傳統設計方法-用真值表（最小化）設計與標準表達式（標準化）設計用真值表設計的出發點與設計步驟出發點使實現電路最簡單（最小化）步驟 真值表最簡邏輯表達式邏輯圖其他考慮多輸出的公共項利用，單規輸入設計其他考慮電路品種少，級數少等真值表1. 設計一個用來檢測015中是否為3的倍數的電路，如輸入數能被

19、3 整除，則出1.2.設計一個全減器，其3個輸入端為被減數P，減數Q和低位的借位請求Bi-1，輸出端為本位運算的結果D和向位借位的請求B.設計一個碼制變換器（設計一個碼制變換器（B-G)B-G)的要領是什么？的要領是什么？怎樣列真值表、作卡諾圖？最后電路有什怎樣列真值表、作卡諾圖？最后電路有什么特點？有哪些方法可以利用？么特點？有哪些方法可以利用？B2 B1 B0 N G2 G1 G0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 2 0 1 1 0 1 1 3 0 1 0 1 0 0 4 1 1 0 1 0 1 5 1 1 1 1 1 0 6 1 0 1 1 1 1 7

20、 1 0 0 看成是看成是3 3張真值表的合張真值表的合成，畫成，畫3 3張卡諾圖，求張卡諾圖，求3 3個邏輯表達式，畫個邏輯表達式，畫3 3個個邏輯圖。邏輯圖。有些公共的與項可有些公共的與項可以利用以節省電路以利用以節省電路 CDAB 00 01 11 10 00 1 1 1 1 01 11 10 1 1 F1 CDAB 00 01 11 10 00 01 1 1 1 1 11 10 1 1 F2 F1 = A B + B D F2 = A B + A B D F1 = A B + A B D F2 = A B + A B D &ABBDABABDABABDABF1F2F1F2有一個

21、單身漢飼養了有一個單身漢飼養了4 4個寵物：猴、狗、個寵物：猴、狗、貓和鸚鵡。此人經常外出旅行，為防止貓和鸚鵡。此人經常外出旅行，為防止旅途寂寞，每次必挈帶一只或數只寵物旅途寂寞，每次必挈帶一只或數只寵物同行。留在家中的寵物之間將有糾紛同行。留在家中的寵物之間將有糾紛狗咬貓，貓咬鸚鵡，其猴訓練有素，狗咬貓，貓咬鸚鵡，其猴訓練有素，能管住其中一對寵物不發生糾紛，但因能管住其中一對寵物不發生糾紛，但因能力有限，只能管住一對寵物。請設計能力有限，只能管住一對寵物。請設計一個計算器，能顯示留哪些寵物在家是一個計算器，能顯示留哪些寵物在家是安全的。安全的。一一. .確定輸入、輸出信號，并作邏輯指定確定輸

22、入、輸出信號，并作邏輯指定 猴猴A A 狗狗B B 貓貓C C 鸚鵡鸚鵡D D 留為留為1 1，不留為，不留為0 0； 綠燈亮（安全）綠燈亮（安全） 燈亮為燈亮為1 1，不亮為，不亮為0 0；二、列真值表二、列真值表 A B C D F A B C D F0 0 0 0 1 1 0 0 0 10 0 0 1 1 1 0 0 1 10 0 1 0 1 1 0 1 0 10 0 1 1 0 1 0 1 1 10 1 0 0 1 1 1 0 0 10 1 0 1 1 1 1 0 1 10 1 1 0 0 1 1 1 0 10 1 1 1 0 1 1 1 1 1 三、卡諾圖簡化三、卡諾圖簡化 CDAB

23、 00 01 11 10 00 1 1 1 01 1 1 11 1 1 1 10 1 1 1 1F = C + A B + A D + B Dl三、邏輯圖三、邏輯圖&1 1 BDADABCF& BDADABCFF = C + A B + A D + B DCl有一個單身漢飼養了有一個單身漢飼養了4 4個寵物：猴、狗、個寵物：猴、狗、貓和鸚鵡。此人經常外出旅行，為防止貓和鸚鵡。此人經常外出旅行，為防止旅途寂寞，每次必挈帶一只或數只寵物旅途寂寞，每次必挈帶一只或數只寵物同行。留在家中的寵物之間將有糾紛同行。留在家中的寵物之間將有糾紛狗咬貓，貓咬鸚鵡，其猴訓練有素，狗咬貓，貓咬鸚鵡，

24、其猴訓練有素，能管住其中一對寵物不發生糾紛，但因能管住其中一對寵物不發生糾紛，但因能力有限，只能管住一對寵物。請設計能力有限，只能管住一對寵物。請設計一個計算器，能顯示留哪些寵物在家是一個計算器，能顯示留哪些寵物在家是安全的安全的。l二、列真值表二、列真值表 A B C D F A B C D F0 0 0 0 1 1 0 0 0 10 0 0 1 1 1 0 0 1 10 0 1 0 1 1 0 1 0 10 0 1 1 0 1 0 1 1 10 1 0 0 1 1 1 0 0 10 1 0 1 1 1 1 0 1 10 1 1 0 0 1 1 1 0 10 1 1 1 0 1 1 1 1

25、1 l三、卡諾圖簡化三、卡諾圖簡化 CDAB 00 01 11 10 00 1 1 1 01 1 1 11 1 1 1 10 1 1 1 1 F = C + A + B D& BDACF任意項要任意項要充分利用充分利用其他考慮方法其他考慮方法 CDAB 00 01 11 10 00 1 1 1 01 1 1 11 1 1 1 10 1 1 1 1 令不安全為1，安全為0 亮紅燈 CDAB 00 01 11 10 00 1 01 1 1 11 10 利用標準表達式設計利用標準表達式設計（利用標準表達式設計（標準化設計）標準化設計）的的思路與關鍵思路與關鍵是什么（）？是什么（）？步驟步驟

26、列真值表（圖）列真值表（圖）寫出標準表達式寫出標準表達式選擇器件選擇器件畫電路圖畫電路圖譯碼器設計譯碼器設計MUXMUX設計設計降維圖使用降維圖使用復習題怎樣用譯碼器實現邏輯函數？（輸入信怎樣用譯碼器實現邏輯函數？（輸入信號怎樣加，輸出信號怎樣得到？其他注號怎樣加，輸出信號怎樣得到？其他注意問題？）意問題？）復習題 1 1 1 + 1 1 0 1 0 S = P + Q + CI （算術加）（算術加）CO是算術加產生的進位是算術加產生的進位P 被加數被加數設計一個全加器設計一個全加器Q 加數加數CI 低位的進位低位的進位S 和和CO向高位的進位向高位的進位 0 1 1 1 1 A B CI C

27、O S S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1CO = f(A,B,C) = m ( 3, 5, 6, 7)S S = f(A,B,C) = m ( 1, 2, 4, 7) PQCI CO A BCI SCO用最小化方法 B CIA 00 01 11 100 1 1 1 1 1 CO B CIA 00 01 11 100 1 11 1 1 F = ABCI + ABCI + ABCI + ABCI = ABCICO = AB +AC +BC =1=1ABCI&AB

28、ACIBCICO = f(A,B,C) = m ( 3, 5, 6, 7)S S = f(A,B,C) = m ( 1, 2, 4, 7)&SCO BIN/OCT124 0 1 2 3 & 4 5 EN 6 7?ABCCBA100CO = f(A,B,C) = m ( 3, 5, 6, 7)S S = f(A,B,C) = m ( 1, 2, 4, 7)EN MUX21001234567 0G 700010111COABC001101001SEN MUX21001234567 0G 7ABC0 A0 A1EN1EN2D01D11D21D31D02D12D22D32CO = f(

29、A,B,C) = m ( 3, 5, 6, 7)S S = f(A,B,C) = m ( 1, 2, 4, 7) B CIA 00 01 11 10 0 1 1 1 1 1 CO B CIA 00 01 11 10 0 1 1 1 1 1 S MUX01EN4 EN54,04,14,24,35,05,15,25,3G03Y1Y2 B A 0 0COS 0 CI CI 1 CI CI CI CI模塊設計法對規模較大的電路或可以迭代的電路，例如多位比較器，先設計一個最基本的電路（一位比較器），再根據一定的算法，構成復雜的電路。2. 2.用半加器為模塊設計全加器用半加器為模塊設計全加器 PQ COA

30、 SB CO PQ CI COA SBCI CO P Q CO 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0H= P QCOH = P QP Q CI CO 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 A= P Q CICOA = PQ +PCI +QCI PQ CO PQ CO 1PQCICO從原理來分析從原理來分析: :1.1.H H (P,Q) (P,Q)是是P P和和Q Q算術加，再加上算術加，再加上CICI，故再用一個半加器，故再用一個半加器2. 2.

31、 每個半加器的進位為每個半加器的進位為 代表數字代表數字2 2，本位和的，本位和的1 1代表數字代表數字1 1。三數之和最大為三數之和最大為3 3，所以兩個半加器的進位輸出不會同時為，所以兩個半加器的進位輸出不會同時為1 1，它或者出現在第一個半加器，或者出現在第二個半加器，它或者出現在第一個半加器，或者出現在第二個半加器，但只要有一個出但只要有一個出1 1，全加器的進位就應為，全加器的進位就應為1 1，所以用或門實，所以用或門實現。現。H (P,Q)COH(P,Q)A= PQCI + PQCI + PQCI + PQCI= P(QCI + QCI) + P(QCI + QCI)= P(Q C

32、I) + P Q CI = P （Q CI） = P Q CI = H (H (P,Q),CI)COA= PQCI + PQCI + PQCI + PQCI= (PQ +PQ)CI +PQ= (P Q)CI + COH(P,Q)= H (P,Q)CI + COH(P,Q)= COH(H (P,Q),CI) + COH(P,Q)全加器構成多位加法器 PQ CI COA SBCI CO PQ CI COA SBCI CO PQ CI COA SBCI CO PQ CI COA SBCI CO存儲器設計法存儲器設計法組合邏輯設計方法組合邏輯設計方法用途：用途： 非常大非常大接口邏輯接口邏輯基本方法：基本方法：最小化最小化必須掌握，是計算機輔助邏必須掌握，是計算機輔助邏輯簡化的理論支撐輯簡化的理論支撐標準化標準化方便、清楚、易修改，硬件方便、清楚、易修改，硬件軟化，是可編程器件的結構支撐軟化，是可編程器件的結構支撐算法化算法化 設計一個五人表決器可能的方法：可能的方法：真值表真值表-卡諾圖卡諾圖-表達式表達式-電路電路真值表真值表-標準表達式標準表達式-MSI真值表真值表-存儲器存儲器全加器全加器數字數字4輸出輸出1算法思路每個輸入代表1票 各輸入之和大于或等于3方法：用全加器注意：1.全加器輸出代表1，CO代