1、第6章時序邏輯電路6.16.26.36.4雙穩態觸發器寄存器計數器單穩態觸發器多諧振蕩器 施密特觸發器應用舉例ÐÐ 6.5Ð 6.66.7第6章 時序邏輯電路6. 1數字電路的功能、分類和特點1. 數字電路按照功能可分為兩類：組合邏輯電路；時序邏輯電路2. 組合邏輯電路的特點：只由邏輯門電路組成，它在某一時刻的輸出狀態僅由該時刻的輸入信號狀態決定。3. 時序邏輯電路的特點：由邏輯門、觸發器，它在某一時刻的輸出狀態不僅與該時刻的輸入信號有關,還與電路原來的輸出狀態有關。第6章 時序邏輯電路6.數字系統中, 為實現各種邏輯功能的電路, 除需要邏輯運算的邏輯門外, 還需

2、要能保存信息的邏輯器件.1位二進制信息, 是一種具有記憶功觸發器可能的邏輯器件; 集成觸發器種類多, 分類方法各不相同, 就其結構而言, 都是由邏輯門加上適當反饋線耦合而成.按“態”分為:雙穩態/單穩態/無穩態觸發器(多諧振蕩器)第6章 時序邏輯電路6. 16.1雙穩態觸發器雙穩態觸發器有兩個重要的特點：（1）觸發器有兩個可能的穩定工作狀態；=1(1), 稱為復位狀態(0態);= 0, 稱為置位狀態(1態);(2)（2）觸發器具有記憶功能。6.1.1基本RS 觸發器1SD1. 電路組成及工作原理Q(1) 設SD = 1，RD = 0Qn =1，Q¯n = 0 Qn+1 = 0，Q&#

3、175;n+1 =1 RD則Q¯0101&0&第6章時序邏輯電路6. 10SD1SD& 01 &QQ10&&Q¯Q¯11RDRD(2)SD = 0,Qn = 0,RD = 1Q¯n =1設(3) 設則SD = RD = 1Qn+1 = QnQn+1 = 1，Q¯n+1 = 0則0110第6章時序邏輯電路6. 1(4) SD = RD = 00SD禁用&Q1SD和RD負脈沖同時，觸發器的輸出狀態不確定。不狀態轉換真值表&1Q¯0RD邏輯功能表nSDRDQn+11001110

4、001Qn不定, 禁用SDRD QnQn+11011000100111101110000010001110Q 1禁用禁用第6章 時序邏輯電路6. 12. 電路邏輯符號3. 邏輯功能表SQQ¯DRD第一種畫法RD 稱為直接置0端，或復位端(Reset)SD 稱為直接置1端， 或置位端(Set)第二種畫法SDQRDQ¯SDRDQn+11001110001Qn不定, 禁用第6章 時序邏輯電路6.時序圖(設初態為0)虛線或陰影表示觸發器處于不定狀態.001011置0置1置1基本RS觸發器時序圖不定111011 第6章 時序邏輯電路6.4.2.2 同步RS觸發器1): R基S本觸R發

5、S器觸-發觸器發+方輸式入:電信路號;(邏CP輯到電達平時),直R接-S觸起作 用發.; 實際系統中, 有時要求觸發器按統一節拍進行狀態更新電路結構和邏輯符號基本RS觸發器同步(時鐘)觸發器:受時鐘脈沖CP的觸發器; 觸發器狀時鐘態脈改沖變與CP同步. S&&CP (Clock Pulse):時序電路工作節奏的脈沖信號;特點: 觸發器狀態&更R新受C&P輸入; 觸發器更新為何種狀態與觸發信號及現態有關.第6章時序邏輯電路6. 11. 電路組成CP：時鐘脈沖未到，即CP=0時，C、D門被，無論S、R&A&B端加什么信號它們 輸出全是1, 觸發器保持

6、原來狀態不變。觸發方式: 電位觸發SDRDCD在CP=1時,R、S的變化才能SRCP引起觸發器翻轉。正電位觸發。時鐘脈沖&&第6章時序邏輯電路6. 12. 觸發器的工作原理符號ACS 01 QCPB 10 QRRD(1) S = R = 0,Qn+1 = QnQn+1 = 0(2) S = 1, R = 0,(4) S = R = 1Qn+1 = 1禁用(3)S = 0, R = 1,& 10 1S RD QCP R SQD1 01 SD&&D& 01 第6章時序邏輯電路6. 1（當CP = 1時）狀態轉換真值表&A&BSDRDC

7、&D&SRCPSD、RD不受CP, 直接將觸發器異步置1 或置 0。SD置1、RD 置0，低電平有效。SRQnQn+100000110010101001111011101Qn111000禁用禁用第6章時序邏輯電路6. 1同步RS觸發器符號簡化功能表國際通用邏輯符號Qn+1 = S+ RQnSR = 0 約束條件特征方程SDSQCP RQRDSRQn+100011011Qn 01第6章 時序邏輯電路6. 1例：初態Q = 0，畫出在CP作用下Q端的波形。12345邏輯功能表CPSRQQ¯觸發器狀態最終地仍由輸入信號決定,但是觸發器狀態的翻轉時間則由時鐘脈沖CP決定禁用禁

8、用不定SRQn+100011011Qn 01禁用第6章 時序邏輯電路6.基本RS與同步RS觸發器區別*同步RS觸發器波形基本RS觸發器波形第6章 時序邏輯電路6.同步觸發器的空翻CP過寬時, 同步觸發器在一個CP脈沖作用中, 出現兩次或兩次以上翻轉的現象稱為空翻. 降低電路能力, 有時會引起電路的誤動作.同步RS觸發器的空翻現象第6章 時序邏輯電路6.CP電位觸發存在的問題:能力差0S0R0Q0tt在同一CP作用下,觸發器多次翻轉,產生邏輯錯誤t維持阻塞觸發器t主從結構觸發器干擾第6章 時序邏輯電路6. 16.1.3JK觸發器(邊沿型)基本RS 觸發器QQQQG1G3G2 G411G5G6&a

9、mp;&G7G8&&CPSD JCP KRDKJ門第6章時序邏輯電路6.19JKQnQn+100000101010101001010011111110110第6章時序邏輯電路6. 1JK觸發器功能表JK00011110Qn01特征方程Qn+1 = JQn + KQn00111001JKQn+100011011Qn 01Qn第6章 時序邏輯電路6. 1例1：已知：J、K的輸入波形，畫出JK觸發器的工作波形（設觸發器初態為0）CPJKQ置1置0保持翻轉翻轉第6章時序邏輯電路6. 1例2：畫輸出波形設初始狀態：Q = 01234J1QCPSD> CCPRDRD KQSD

10、Q觸發方式: 負邊沿觸發當 J = K = 1 時，Qn+1 = Qn 而輸入RD和 SD 優先于J、K ，RD 和 SD 的作用與 CP 無關。第6章 時序邏輯電路6. 16.1.4D 觸發器結構形式：維持阻塞型D觸發器功能表RDQD>C Q置 0SDQn+1跟隨D符號置 1觸發方式：邊沿觸發型，且上升沿有效。DQnQn+100011011000111第6章 時序邏輯電路6. 16.1.4D 觸發器結構形式：維持阻塞型D觸發器功能表簡化功能表置 0Qn+1跟隨Dn置 1Qn+1 = Dn特征方程DQn+10101DQnQn+100011011000111第6章 時序邏輯電路6. 1例3

11、：已知維持阻塞型D觸發器CP和D端的波形， 試畫出輸出端Q的波形。設初始狀態：Q = 0簡化功能表CPDQDQn+10101第6章 時序邏輯電路6.能力強上升沿下降沿觸發器只在時鐘脈沖CP發生跳變時才邊沿觸發的特點能發生翻轉,而且觸發器的次態僅僅取決于跳變前瞬間輸入端的信號。而在此前、此后輸入端的信號變化對觸發器的次態均產生影響CPt0D0Q0邊沿觸發方式特點舉例t26t觸發方式邊沿觸發時鐘脈沖第6章時序邏輯電路6. 16.1.6集成觸發器及其功能轉換1. 集成觸發器大多數為JK觸發器和D 觸發器。其中一類為TTL集成觸發器，另一類為CMOS 集成觸發器。使用中，TTL電路的電源為5V，而CM

12、OS為318V，但功耗極低，帶負載能力很強。能力和第6章 時序邏輯電路6. 1集成JK觸發器和D觸發器的引腳圖1RD2CP2J 2QUCC2SDUCC2RD 2D 2CP2SD 2Q 2Q2RD2K1CP 1K1J1SD1Q1Q 2Q地負邊(下降) 沿觸發1Q 1Q 地1RD 1D1CP 1SD正邊(上升) 沿觸發87474123456716 1574112123456 78第6章 時序邏輯電路6. 11. 觸發器的輸出狀態Qn+1: 不僅取決于該時刻輸入端的狀態, 還取決于輸出的原狀態Qn。2. 在CP的上升 (下降) 沿過后,Qn+1 進行改變。觸發器的輸出狀態即：CP 決定Qn+1 翻轉

13、的時刻；輸入端和Qn 的狀態決定Qn+1 翻轉的狀態。功能表或特征方程3. 要求：重點掌握JK觸發器D觸發器的第6章 時序邏輯電路6. 1例1 觸發器的應用 節拍脈沖發生器123456YY2Y3YCPQ1 Q2 Y0Y1 Y10&&&&2 C1 CDD3Y2CPD1 =Q2D2 =Q1Y3 = Q1Q2Y2 = Q1Q2Y0= Q1Q2Y1= Q1Q2設初始狀態：Q1Q2 = 10第6章 時序邏輯電路6. 1例2：四人搶答器電路CLR端加入清零脈沖后Q1= Q2= Q3= Q4=0， Q1= Q2= Q3= Q4=1，與非門2輸出為1， 時鐘脈沖加到四個D觸發器

14、的CP端，SB未按下，D觸發器的零狀態不變。按下 SB1 SB4 中任一個按鈕, 對應觸發器的D端為高電平。+5VQ1DCP1DQ1RDQ2 12D CPRDQ20DSB3Q3DCPRDQD 3Q44D CPRDDQ4311&&CP02CLR01101SBSBSB第6章 時序邏輯電路6.& Z 練Q1Q0D1D0CPC1C0D0 = Q0F1信號的邏輯函數式F各位觸發器D1 = Q1C0=CP ­（上升沿觸發）C1=Q0 ­ ，Z = QnQn10CP Q0Q1123456Z 第6章 時序邏輯電路6.練習2邏輯電路圖及A，B，K和CP脈沖的波形如圖，

15、 試畫出J和Q的波形（設Q的初始狀態為“0”）。SD JCKRDAQ1CPBQCABKJQ第6章時序邏輯電路6. 26.2寄存器6.2.1數碼寄存器Q3Q2Q1Q0CPCPCPCPRDRDRDRDDDDD清零CPd3d2d1d0第6章 時序邏輯電路6. 26.2.2移位寄存器1. 單向移位寄存器并行Q1輸出Q0Q2Q3清零RD RDRDRD串行輸入 D串行輸出DCDCDCDC0移位脈沖FFFF0123CPCPD0 Q0 Q1Q2Q3CP0D0111Q0 1Q110Q2Q3第6章 時序邏輯電路6.移位工作原理的說明輸入數碼1應在第一個CP上升沿到來之前加入D0端,然后在CP上升沿作用下,觸發器F

16、0被置1, Q0=1。由于觸發器的狀態更新需要一定的傳輸延遲時間tp，所以觸發器F0被置1是在CP上升沿之后,因此，觸發器F1只能按照Q0的原狀態來決定其次態，即Q1仍為0 狀態不變CPDoQoQ1傳輸延遲時間tp36并行輸出第6章 時序邏輯電路6.Q0Q1Q2Q3清零RDRDRDRD串行輸出串行輸入C1C1C1C1D01D1D1D1DF0F1F2F35CP1234移位脈沖CP0111輸入 D011Q0Q1Q2 Q301清零時序波形圖54123第6章時序邏輯電路6.CP輸入 D0011111Q0Q10Q21 Q3QQQ2Q301清零初態1101第1個CP作用后第2個CP作用后第3個CP作用后第

17、4個CP作用后11011010010010000000第6章 時序邏輯電路6. 22. 中規模雙向移位寄存器DSR：右移串行輸入端DSL：左移串行輸入端D3 D0：并行輸入端Q3 Q0：數據輸出端CP：時鐘脈沖輸入端上升沿觸發Cr：清零端，低電平有效端：（1） S1 S0= 00，CP上升沿到后，輸出不變。（2） S1 S0= 01，CP上升沿到后，右移。（3） S1 S0= 10，CP上升沿到后，左移。（4） S1 S0= 11，CP上升沿到后，并行輸入。第6章 時序邏輯電路6. 3多功能移位寄存器 74194 功能表功能輸入輸出清零信號串行輸入時鐘并行輸入Q0 Q1 Q2Q3CrS1S0D

18、SR DSLCPD0 D1 D2 D3清零0fffffffff0000保持1ffff0ffffnn13送數111ff­d0 d1d2 d3d0 d1d2d3右移101df­ff ffd Qnn02左移110fd­ff ffQnn d13保持100fffff ffnn13第6章 時序邏輯電路6. 2例: 使八個燈從左至右依次變亮, 再從左至右依次熄滅, 應如何連線?右移 8 個 1，再右移 8 個 0移位脈沖.+5V.+5V11UCC Q0Q1Q3Q2S1UCC Q0Q1Q3S0Q2S1CPS0CP7419474194D2D3DSLGNDCrDSR D0D3DSLG

19、NDCrDSR D0D1D1D2+5V1SB 清零第6章 時序邏輯電路6. 2例2：分析彩燈閃爍的規律。（2） S1 S0= 01，右移（4） S1 S0= 11，并行輸入設初態Q0Q1Q2Q3= 0000+5V&1狀態表S0ND81CPQ0 Q1 Q2 Q3012345000010001100111011110000第6章 時序邏輯電路6. 3習題6.15 (b)：分析74194設初態 Q0Q1Q2Q3 = 0000的電路的功能。狀態表解：S1 S0 = 10，左移取反1Q2Q0Q1Q3DSLCCr74194CPS1S01功能：扭環型左移位寄存器CPQ0 Q1 Q2 Q3012567

20、8000000010011110110010000000第6章 時序邏輯電路6. 36.3計數器計數器能對進入計數器的脈沖數進行累計，不僅可作計數器，還能作分頻器。按計數進制模數不同有二進制、十進制和N (任意) 進制計數器；按計數器是遞增還是遞減， 可分為加法、減法和可逆計數器；按計數脈沖引入方式和觸發器翻轉時刻的不同，由分為同步和異步計數器。第6章 時序邏輯電路6. 36.3.2二進制計數器1.異步二進制加法計數器Q3Q2Q1Q0C&計數輸入QQQQJCKJ CKJC KRJ C KCP清零QQQQRRRDDDD12345678910111213141516CPQ0 Q1 Q2Q3

21、C 第6章時序邏輯電路6. 3四位二進制加法計數器狀態表一個觸發器有兩個穩態，N個觸發器共有2N個穩態，若計數器有N個觸發器， 稱該計數器為模數2N計數器，計數容量是（2N 1）。CPQ3Q2Q1Q001210111600000001001010101110000第6章 時序邏輯電路6. 2. 同步二進制加法計數器如果計數器由四個主從型JK 觸發器組成，由二進制加法計數器的狀態表可得出各位觸發器 J、K 端的邏輯關系式：計數脈沖數二進制數十進制數Q3Q2Q1 Q0910111201010111100110111101111910111200計數脈沖數二進制數十進制數Q3Q2Q1 Q001234

22、5678000000010010001101000101011001111000012345678 第6章(1)時第序邏一輯位電觸路發器F ，每來一個時鐘脈沖就翻轉一次，6.0故J0=K0=1 ；(2) 第二位觸發器F1 ，在Q0=1時再來一個時鐘脈沖才翻轉，故J1=K1= Q0 ；計數脈沖數二進制數十進制數Q3Q2Q1 Q0910111201010111100110111101111910111200計數脈沖數二進制數十進制數Q3Q2Q1 Q0012345678000000010010001101000101011001111000012345678 第6章(3時)序第邏三輯位電路觸發器F6

23、.，在Q = Q= 1時再來一個時鐘脈沖才210翻轉，故J2=K2= Q1 Q0 ；(4) 第四位觸發器F3 ，在Q2 = Q1= Q0 = 1時再來一個時鐘脈沖才翻轉，故J3=K3= Q2 Q1 Q0 。計數脈沖數二進制數十進制數Q3Q2Q1 Q0910111201010111100110111101111910111200計數脈沖數二進制數十進制數Q3Q2Q1 Q00123456780000000 10010001101000101011001111000012345678第6章時序邏輯電路6. 32. 同步二進制加法計數器計數脈沖同時加到觸發器的時鐘端C&Q3Q0Q1Q21JCK

24、QJCKQ & J& JQQCQQCQQ& KF0& KFF21F3CPC =J0 = K0= 1J2 = K2 = Q1 Q0J1 = K1 = Q020J 3 = K3 = Q2 Q1 Q0第6章 時序邏輯電路6.6.3.3十進制加法計數器十進制數計數脈沖數二進制數QQQQ(2) 第二位觸發器F1 ，在Q0=1時再來一個時鐘脈沖才翻轉， 但在Q3=1時不能翻轉，故 J1= Q0 Q3 ；K1= Q03210012345678910000000001100000111100000110011000010101010100123456789進位(3) 第三位觸發

25、器F2 ，在Q1= Q0= 1時再來一個時鐘脈沖才翻轉， 故J2=K2= Q1 Q0 ；(4) 第四位觸發器F3 ，在Q2 = Q1= Q0 = 1時再來一個時鐘脈沖才翻轉，且第十個脈沖時由1翻轉到0，故J3= Q2 Q1 Q0 。K3= Q0。第6章時序邏輯電路6. 36.3.3十進制加法計數器Q0Q1Q2Q31J&J&QQJQ&&JCK QC& KQQC& KQC& KQF0F1CFCPF32進位信號驅動方程：J0 = K0 = 1J2 = K2 = Q0n Q1nJ1 = Q0n Q3nK1 = Q0nK3 = Q0nJ3 = Q2

26、n Q1n Q0n輸出方程：C = Q0n Q3n第6章 時序邏輯電路6. 3十進制加法計數器波形圖CP123456789100101010101Q0 Q1 Q2 Q3C001100110000001111000000000011驅動方程： J0= K0= 1J2 = K2 = Q0n Q1nJ1= Q0nJ3 = Q2n Q3nK1 = Q0n Q1n Q0nK3= Q0n輸出方程：C = Q0n Q3n第6章時序邏輯電路6. 36.3.4 中規模集成計數器6.3.4.1 十進制加法計數器741601. 計數器74160的引腳和功能UCC QCC QA QBQC QDS2LD引腳圖Cr CP

27、ABCDS1GND16157416012345678第6章 時序邏輯電路6. 3十進制加法計數器 74160 功能表功能輸入輸 出CPCrLDS1S2A B C DQA QB QC QD清零f0ffff f f f0000置數­10ffabcdabcd保持f1101f f f fQA QB QC QD保持f11f0f f f f保持(QCC = 0)計數­1111f f f f計 數第6章 時序邏輯電路6.8421碼十進制加法計數器狀態表1. 十進制加法計數器連線圖Cr = LD = 1、S1 = S2 = 1在CP上升沿()作用下,按照8421BCD碼完成十進制計數。進位

28、信號 QCC= S2 ·QDQA = 1（QDQCQBQA=1001）CPQQQQDCBA0123000000000011010進位信號QQCQB1QAQCC670011110DS174LS160S2 CPDCBALDCr計數輸入10“1”第6章時序邏輯電路6.十進制計數器時序波形圖CP 110 23456789QA QB QCQDQCC第6章時序邏輯電路6.十位個位QDQBQAQD S2QCQCC LDQC QBQAQCC LD1S274LS16074LS160S1S1BCrCrCP D CACP D CB A計數輸入11二位十進制加法計數器100進制加法計數器第6章時序邏輯電路6. 32. 用集成計數器設計任意進制計數器ö 反饋歸零法利用模數較大的計數器模數較小的計數器，即利用某個計數狀態對應的輸出進行反饋，清零端，強迫計數器停止當前的計數過程，并從000