1、目錄引言實驗一TTL與非門的靜態(tài)參數(shù)測試 4 實驗二組合邏輯電路分析與設計8 實驗三利用MSI設計組合邏輯電路10 實驗四譯碼顯示電路15 實驗五組合電路中的競爭與冒險20實驗六同步計數(shù)器的設計22實驗七計數(shù)、譯碼、顯示綜合實驗23實驗八8421碼檢測電路的設計25實驗九555時基電路及其應用28實驗十D-A、A-D轉換器34實驗十一三位半直流數(shù)字電壓表40實驗十二智力競賽搶答裝置46附錄所用集成電路型號及外引線排列圖48引 言 數(shù)字電路與邏輯設計是一門實踐性很強的基礎課，在學習中不僅要掌握基本原理和基本方法，更重要的是學會靈活應用。要真正掌握它，必需經(jīng)過實驗環(huán)節(jié)。數(shù)字電路與邏輯設計是其后續(xù)課

2、程。通過本課程，可鞏固和擴充學過的理論知識，更重要的是，通過實驗訓練，使同學掌握必要的實驗技能和培養(yǎng)科學的實驗作風。課程要求學生了解所用儀器的基本原理；熟練使用儀器；熟悉各單元電路的工作原理，各集成器件的邏輯功能和使用方法，從而有效地培養(yǎng)學生理論聯(lián)系實際和解決實際問題的能力。實驗內(nèi)容是設計、安裝、調(diào)試型的，要求學生獨立完成設計、安裝、調(diào)整、測試的全過程。學生在 實驗中遇到問題，原則由他們自行解決，教師不予具體的幫助，必要時只給思考或方法上的指導。實驗的基本過程，應包括確定實驗內(nèi)容，選定最佳的實驗方法和實驗線路，擬出較好的實驗步驟，合理選擇儀器設備和元器件，進行連接安裝和調(diào)試，最后寫出完整的實驗

3、報告。在進行數(shù)字電路實驗時，充分掌握和正確利用集成元件及其構成的數(shù)字電路獨有的特點和規(guī)律，可以收到事半功倍的效果，對于完成每一個實驗，應做好實驗預習，實驗記錄和實驗報告等環(huán)節(jié)。一、實驗預習認真預習是做好實驗的關鍵，預習好壞，不僅關系到實驗能否順利進行，而且直接影響實驗效果，預習應按本教材的實驗預習要求進行，在每次實驗前首先要認真復習有關實驗的基本原理，掌握有關器件使用方法，對如何著手實驗做到心中有數(shù)，通過預習還應做好實驗前的準備，寫出一份預習報告，其內(nèi)容包括：1 繪出設計好的實驗電路圖，該圖應該是邏輯圖和連線圖的混合，既便于連接線，又反映電路原理，并在圖上標出器件型號、使用的引腳號及元件數(shù)值，

4、必要時還須用文字說明。2擬定實驗方法和步驟。3擬好記錄實驗數(shù)據(jù)的表格和波形座標。4列出元器件單。二、實驗記錄實驗記錄是實驗過程中獲得的第一手資料，測試過程中所測試的數(shù)據(jù)和波形必須和理論基本一致，所以記錄必須清楚、合理、正確，若不正確，則要現(xiàn)場及時重復測試，找出原因。實驗記錄應包括如下內(nèi)容：1 實驗任務、名稱及內(nèi)容。2 實驗數(shù)據(jù)和波形以及實驗中出現(xiàn)的現(xiàn)象，從記錄中應能初步判斷實驗的正確性。3 記錄波形時，應注意輸入、輸出波形的時間相位關系，在座標中上下對齊。4 實驗中實際使用的儀器型號和編號以及元器件使用情況。三、實驗報告實驗報告是培養(yǎng)學生科學實驗的總結能力和分析思維能力的有效手段，也是一項重要

5、的基本功訓練，它能很好地鞏固實驗成果，加深對基本理論的認識和理解，從而進一步擴大知識面。實驗報告是一份技術總結，要求文字簡潔，內(nèi)容清楚，圖表工整。報告內(nèi)容應包括實驗目的、實驗內(nèi)容和結果、實驗使用儀器和元器件以及分析討論等，其中實驗內(nèi)容和結果是報告的主要部分，它應包括實際完成的全部實驗，并且要按實驗任務逐個書寫，每個實驗任務應有如下內(nèi)容：1.實驗課題的方框圖、邏輯圖（或測試電路）、狀態(tài)圖，真值表以及文字說明等，對于設計性課題，還應有整個設計過程和關鍵的設計技巧說明。2.實驗記錄和經(jīng)過整理的數(shù)據(jù)、表格、曲線和波形圖，其中表格、曲線和波形圖應充分利用專用實驗報告簡易座標格，并且三角板、曲線板等工具描

6、繪，力求畫得準確，不得隨手示意畫出。3.實驗結果分析、討論及結論，對討論的范圍，沒有嚴格要求，一般應對重要的實驗現(xiàn)象，結論加以討論，以使進一步加深理解，此外，對實驗中的異常現(xiàn)象，可作一些簡要說明，實驗中有何收獲，可談一些心得體會。實驗一 TTL與非門的靜態(tài)參數(shù)測試一、實驗目的1.掌握TTL與非門電路主要參數(shù)和電壓傳輸特性的測試方法。2.熟悉數(shù)字電路實驗箱、數(shù)字萬用表的使用。二、實驗儀器及器件1.數(shù)字電路實驗箱、萬用表、示波器。3.器件：74LS00X 2、電阻：200X1三、實驗預習復習TTL與非門的邏輯功能、主要參數(shù)和電壓傳輸特性。四實驗原理TTL與非門電路是目前較為普遍的一種集成門電路。本

7、實驗采用四2輸入與非門74LS00，即在一塊集成塊內(nèi)含有四個互相獨立的與非門,每個與非門有2個輸入端。其電路圖、邏輯符號及引腳排列如圖（一）(a)、(b)所示。(b) 74LS001234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND& R(a) 圖（一）對于使用集成電路者來說，所關心的是集成門電路從導通到截止所需要的轉換條件其所表現(xiàn)出來的轉換特性，諸如開門電平、輸出高電平、輸出低電平等這樣一些靜態(tài)參數(shù)，以及諸如平均傳輸延遲時間一類動態(tài)參數(shù)的測量，與非門電路的轉換特性（電壓傳輸特性）曲線，它表示輸入由低電平變到高電平時輸出電平

8、的相應變化，所有這些都是選擇和設計電路所必須了解的。五實驗內(nèi)容1、低電平輸出電源電流ICCL和高電平輸出電源電流ICCH及靜態(tài)平均功耗： 與非門處于不同的工作狀態(tài)，電源提供的電流是不同的。 ICCL：指所有輸入端懸空，輸出端空載時，電源提供器件的電流。也稱空載導通電流。測試電路如圖（二）（a）所示。 ICCH：指輸出端空載，每個門各有一個以上的輸入端接地，其余輸入端空，電源提供器件的電流。也稱空載截止電流。測試電路如圖（二）（b）所示。：為電路空載導通功耗POn和空載截止功耗POff的平均值。其值為：74LS001234567141312111098mAVCC(+5V)(a)+-ICCL74L

9、S001234567141312111098mAVCC(+5V)(b)+-ICCH （通常POnPOff） 圖（二）2、輸入短路電流IIS和輸入漏電流IIH： IIS（或IIL）：指被測輸入端接地，其余輸入端和輸出端懸空時，由被測輸入端流出的電流。也稱低電平輸入電流。在由多級門構成的電路中，IIS相當干前級門輸出低電平時，后級向前級門灌入的電流。因此，IIS關系到前級門的灌電流負載能力，IIS越小，前級門帶負載的個數(shù)就越多。測試電路如圖（三）（a）所示。 IIH：指被測輸入端接高電平，其余輸入端接地，輸出端懸空時，流入被測輸入端的電流。也稱高電平輸入電流。在由多級門構成的電路中，它相當于前級門

10、輸出高電平時，前級門的拉電流負載。IIH的大小關系到前級門的拉電流負載能力，IIH越小，前級門電路帶負載的個數(shù)就越多。實際上，因IIH較小，難以測量，一般免測試此項。測試電路如圖（三）（b）所示。AVCC(+5V)（b）+-IIHmAVCC(+5V)（a）+-IIS圖（三）（3）輸出高電平UOH及關門電平Uoff 測量電路如圖（四）（a）所示。先調(diào)W，使輸入電壓為0V這時輸出電壓即為UOH。然后漸漸增大輸入電壓，當輸出電壓下降90%UOH時，測得輸入電壓即為關門電平Uoff。（4）輸出低電平UOL及開門電平Uon 測量電路如圖（四）（b）所示。先調(diào)W，使輸入電壓為高電平，測得的輸出電壓即為UO

11、L。然后漸漸減小輸入電壓，測得使輸出電壓維持在UOL的最低輸入電平，即為開門電平Uon。5V&10KRLW1K+U-V5V&560RLW1K+U-V圖（四）（b）（a）2、測試TTL與非門的電壓傳輸特性：圖（四）（b）去掉RL即為測量電路。調(diào)W，使輸入電壓由小到大，用萬用表對應地測出輸入電壓和輸出電壓，并一一記錄在表（一）中。表（一 ）只作參考，測量時，對VOff和VON的附近，輸入電壓的變化可取小一些。即測量點取密一些。表（一）ui(V)00.20.40.60.811.522.533.54uo(V)3、平均傳輸延遲時間tpdtpd是衡量門電路開關速度的參數(shù)，它是指輸出波形邊沿的0.5Vm至輸

12、入波形對應邊沿0.5Vm點的時間間隔，如圖（五）（a）所示。圖（五）(a)中的tpdL為導通延遲時間，tpdH為截止延遲時間，平均傳輸延遲時間為： 至示波器(a) 傳輸延遲特性 (b) tpd的測試電路圖（五）tpd的測試電路如圖（五）(b)所示，由于TTL門電路的延遲時間較小，直接測量時對信號發(fā)生器和示波器的性能要求較高，故實驗采用測量由奇數(shù)個與非門組成的環(huán)形振蕩器的振蕩周期T來求得。 其工作原理是：假設電路在接通電源后某一瞬間，電路中的A點為邏輯“1”，經(jīng)過三級門的延遲后，使A點由原來的邏輯“1”變?yōu)檫壿嫛?”；再經(jīng)過三級門的延遲后，A點電平又重新回到邏輯“1”。電路中其它各點電平也跟隨變

13、化。說明使A點發(fā)生一個周期的振蕩，必須經(jīng)過6 級門的延遲時間。因此平均傳輸延遲時間為 TTL電路的tpd一般在10nS40nS之間。由于所用的74LS00四輸入與非門的tpd很短，要用7個與非門連成環(huán)形震蕩器，以便測量其周期T。六實驗報告：1.畫出所有測試電路，記錄、整理實驗數(shù)據(jù)，并對結果進行分析。 2.畫出實測的電壓傳輸特性曲線，并從中讀出各有關參數(shù)值。實驗二 組合邏輯電路分析與設計一實驗目的：1.掌握組合邏輯電路的分析方法，并驗證其邏輯功能。2.掌握組合邏輯電路的設計方法,并能用最少的邏輯門實現(xiàn)之。3.熟悉示波器的使用。二實驗儀器及器件：1.數(shù)字電路實驗箱、數(shù)字萬用表、示波器。2.器件：四

14、2輸入與非門X2, 四2輸入異或門74LS86X1,可預置二-八-十六進制計數(shù)器74LS197X1。三實驗預習：1.復習組合邏輯電路的分析方法。對實驗中所選的組合電路寫出函數(shù)式。2.復習組合邏輯電路的設計方法。對實驗中要求設計的電路，列出真值表，寫出函數(shù)式，畫出邏輯圖，并在圖上標明集成塊引腳號。四實驗原理：1.組合邏輯電路的分析：對已給定的組合邏輯電路分析其邏輯功能。步驟：（1）由給定的組合邏輯電路寫函數(shù)式； （2）對函數(shù)式進行化簡或變換； （3）根據(jù)最簡式列真值表； （4）確認邏輯功能。2.組合邏輯電路的設計：就是按照具體邏輯命題設計出最簡單的組合電路。 步驟：（1）根據(jù)給定事件的因果關系列

15、出真值表；（2）由真值表寫函數(shù)式；（3）對函數(shù)式進行化簡或變換；（4）畫出邏輯圖，并測試邏輯功能。 掌握了上述的分析方法和設計方法，即可對一般電路進行分析、設計，從而可以正確地使用被分析的電路以及設計出能滿足邏輯功能和技術指標要求的電路。五實驗內(nèi)容：1.設計一個代碼轉換電路，輸入為4位二進制代碼輸出為4位循環(huán)碼。表（一）循環(huán)碼表循環(huán)碼見表（一）所示。G3G2G1G000000001001100100110011101010100110011011111111010101011100110002.用邏輯開關模擬二進制代碼輸入，并把輸出接“0-1”顯示器檢查電路，看電路是否正常工作。3.用集成異步

16、下降沿觸發(fā)的異步計數(shù)器74LS197構成十六進制計數(shù)器作為代碼轉換電路的輸入信號源。74LS197的CPA作為時鐘輸入，QA與CPB連接，則QD、QC、QB和QA就是十六進制計數(shù)器的輸出。將QD、QC、QB和QA接“0-1”顯示器，CPA接手動單步脈沖。十六進制計數(shù)器工作正常后，將QD、QC、QB和QA連接到代碼轉換得輸入端，作為二進制代碼輸入。檢查電路工作是否正常工作。有關74LS197的資料參閱附錄。 4.用10KHz的方波作為計數(shù)器的脈沖，用示波器觀察并記錄CP、 QD、QC、QB、QA 和G3、G2、G1、G0的波形。注意電壓波形圖之間的相位關系。Y=F1AB.F2AB.F3AB.F4

17、AB 5.組合電路的分析。多功能發(fā)生電路的邏輯表達為：F4F3F2F1取不同組合，則可得到以A、B為輸入變量的各種邏輯函數(shù)。F4F3F2F1Y0000Y0=10001Y1=0010Y2=0011Y3=0100Y4=0101Y5=0110Y6=0111Y7=1000Y8=1001Y9=1010Y10=1011Y11=1100Y12=1101Y13=1110Y14=1111Y15=表（二）多功能發(fā)生電路函數(shù)表 表（三）各函數(shù)真值表ABY0Y1Y2Y3Y4Y5Y1500011011六實驗報告：1.寫出詳細的設計過程。畫出邏輯圖。2.按實驗內(nèi)容描述實驗過程，分析實驗中出現(xiàn)的問題。3.總結組合邏輯電路分

18、析與設計體會。實驗三 利用MSI設計組合邏輯電路 一實驗目的： 1.熟悉編碼器、譯碼器、數(shù)據(jù)選擇器等組合邏輯功能模塊的功能與使用方法。2.掌握用MSI設計的組合邏輯電路的方法。二實驗儀器及器件：1.數(shù)字電路實驗箱、數(shù)字萬用表、示波器。2.器件：四2輸入與非門X2,可預置二-八-十六進制計數(shù)器74LS197X1。三實驗預習：1.復習常用組合邏輯電路工作原理和設計方法，及與之相應的MSI功能表及其使用方法。2.復習采用中規(guī)模集成電路實現(xiàn)組合邏輯電路的方法如使用譯碼器和數(shù)據(jù)選擇器實現(xiàn)組合邏輯電路。四實驗原理：中規(guī)模的器件，如譯碼器、數(shù)據(jù)選擇器等，它們本身是為實現(xiàn)某種邏輯功能而設計的，但由于它們的一些

19、特點，我們也可以用它們來實現(xiàn)任意邏輯函數(shù)。1 用譯碼器現(xiàn)實組合邏輯電路譯碼器是將每個輸入的二進制代碼譯成對應的輸出高，低電平信號。如圖（一）為3線-8線譯碼器。當附加控制門Gs的輸出為高電平（S=1）時，可由邏圖寫出。Y0= A2A1A0=m0Y1= A2A1A0=m1Y2= A2A1A0=m2Y3= A2A1A0=m3Y4= A2A1A0=m4Y5= A2A1A0=m5Y6= A2A1A0=m6Y7= A2A1A0=m7圖（一）3線-8線譯碼器74LS138從上式可看出。Y0-Y7同時又是A2、A1、A0這三個變量的全部最小項的譯碼輸出。所以這種譯碼器也叫最小項譯碼器。如果將A2、A1、A0

20、當作邏輯函數(shù)的輸入變量，則可利用附加的門電路將這些最小項適當?shù)慕M合起來，便可產(chǎn)生任何形式的三變量組合邏輯函數(shù)。 例如用3線-8線譯碼器74LS138實現(xiàn)全加器。列出真值表如表（一）所示。A、B是加數(shù)與被加數(shù)，Cn是低位向本位的進位，S為本位和，Cn+1位是本位向高位的進位。由真值表可得全加器的最小項之和表達式。=m1.m2.m4.m7=m3.m5.m6.m7S=ABCn+ABCn+ABCn+ABCnCn+1=ABCn+ABCn+ABCn+ABCn 令74LS138的輸入A2=A，A1=B，A0=Cn，在其輸出端附加兩個與非門，按上述全加器的邏輯函數(shù)表達式連接。即可實現(xiàn)全加器功能。如圖（二）所示

21、。表（一）全加器真值表ABCn1A0&SCn+1ABCnSCn+10000000110010100110110010101001100011111圖（二）74LS138實現(xiàn)全加器邏輯圖2.用數(shù)據(jù)選擇器實現(xiàn)組合邏輯電路 數(shù)據(jù)選擇器的功能是從一組輸入數(shù)據(jù)中選出某一個信號輸出。或稱為多路開關。如圖（三）為雙四選一數(shù)據(jù)選擇器74LS153邏輯圖。Y1和Y2為兩個獨立的輸出端，S1和S1為附加控制端用于控制電路工作狀態(tài)和擴展功能。A1、A0為地址輸入端。D10、D11、D12、D13或D20、D21、D22、D23為數(shù)據(jù)輸入端。通過選定不同的地址代碼即可從4個數(shù)據(jù)輸入端選出要的一個，并送到輸出端Y。輸出

22、邏輯式可寫成Y1=A1A0.D10+A1A0.D11+A1A0.D12+A1A0.D13.S1其簡化真值表如表（二）所示。S1A1A0Y11XX0000D10001D11010D12011D13表（二）74LS153的真值表 圖（三）雙4 選1數(shù)據(jù)選擇器74LS153從上述可知，如果將A1、A0作為兩個輸入變量，同時令D10、D11、D12、D13為第三個輸入變量的適當狀態(tài)（包括原變量、反變量、0和1），就可以在數(shù)據(jù)選擇器的輸出端產(chǎn)生任何形式的三變量組合邏輯電路。 例如用雙4選1數(shù)據(jù)選擇器實現(xiàn)二進制全減器，全減器的真值表如表（三）其中A和B為減數(shù)與被減數(shù)，Bn為低位向本位的借位，D為本位差，B

23、n-1為向高位的借位。由真值表可寫出全減器的最小項表達式。D=ABBn+ABBn+ABBn+ABBnBn-1=ABBn+ABBn+ABBn+ABBn設A、B為數(shù)據(jù)選擇器的地址端即A1=A，A0=B，將D和Bn-1轉換成數(shù)據(jù)選擇器邏輯函數(shù)形式。D=AB.Bn+AB.Bn+AB.Bn+AB.BnBn-1=AB.Bn+AB.1+AB.0+AB.Bn將上式與數(shù)據(jù)選器邏輯函數(shù)比較可得：D10=Bn，D11=Bn，D12=Bn，D13=BnD20=Bn，D21=1，D22=0，D23=Bn可得二進制全減器邏輯圖如圖（四）所示。 表（三）全減器真值表ABBnDY1 Y2A1 A0 D10 D11 D12 D

24、13 D20 D21 D22 D231A1BDBn-1圖（四）全減器邏輯圖74LS153BnBn-10000000111010110110110010101001100011111五實驗內(nèi)容：1、用八選一數(shù)據(jù)選擇器設計一個函數(shù)發(fā)生器電路它的功能如表（四）所示。待靜態(tài)測試檢查電路工作正常后，進行動態(tài)測試。將74LS197連接成十六進制作為電路的輸入信號源，用示波器觀察并記錄CP、S1、S0、A、B、Y的波形。表（四）函數(shù)發(fā)生器功能表S1S0Y00110101ABA+BABA2、數(shù)據(jù)分配器與數(shù)據(jù)選擇器功能相反。它是將一路信號送到地址選擇信號指定的輸出。如輸入為D，地址信號為A、B、C，可將D按地址

25、分配到八路輸出F0、F1、F2、F3、F4、F5、F6、F7。其真值表如表（五）所示。試用3線-8線譯碼器74LS138實現(xiàn)該電路。將74LS197連接成八進制作為電路的輸入信號源，將QDQCQB分別與A、B、C連接，D接模擬開關，靜態(tài)檢測正確后，用示波器觀察并記錄D=1時，CP、A、B、C及F0F7的波形。(提示：將74LS138附加控制端S1作為數(shù)據(jù)輸入端，同時令S2=S3=0，A2A1A0作為地址輸入端，即可將S1送來的數(shù)據(jù)只能通過A2A1A0所指定的一根輸出線送出去。)表（五）數(shù)據(jù)分配器真值表A B CF0 F1 F2 F3 F4 F5 F6 F70 0 00 0 10 1 00 1

26、11 0 01 0 11 1 01 1 1D 0 0 0 0 0 0 0 0 D 0 0 0 0 0 00 0 D 0 0 0 0 00 0 0 D 0 0 0 00 0 0 0 D 0 0 00 0 0 0 0 D 0 00 0 0 0 0 0 D 00 0 0 0 0 0 0 D六實驗報告：1.寫出詳細的設計過程。畫出邏輯圖。2.按實驗內(nèi)容描述實驗過程，分析實驗中出現(xiàn)的問題。3.總結組合邏輯電路分析與設計體會。實驗四 譯碼顯示電路一、實驗目的1、掌握中規(guī)模集成譯碼器的邏輯功能和使用方法2、熟悉數(shù)碼管的使用二、實驗儀器及器件1、數(shù)字電路實驗箱、數(shù)字萬用表、示波器。2、器件：74LS48X1,

27、 74LS194X1,74LS73X1，74LS00X1。三、實驗預習 1、復習有關譯碼顯示原理。 2、根據(jù)實驗任務，畫出所需的實驗線路及記錄表格。四、實驗原理 1、數(shù)碼顯示譯碼器 （1）七段發(fā)光二極管(LED)數(shù)碼管 LED數(shù)碼管是目前最常用的數(shù)字顯示器，圖（一）(a)、(b)為共陰管和共陽管的電路，(c)為兩種不同出線形式的引出腳功能圖。一個LED數(shù)碼管可用來顯示一位09十進制數(shù)和一個小數(shù)點。小型數(shù)碼管（0.5寸和0.36寸）每段發(fā)光二極管的正向壓降，隨顯示光（通常為紅、綠、黃、橙色）的顏色不同略有差別，通常約為22.5V，每個發(fā)光二極管的點亮電流在510mA。LED數(shù)碼管要顯示BCD碼所

28、表示的十進制數(shù)字就需要有一個專門的譯碼器，該譯碼器不但要完成譯碼功能，還要有相當?shù)尿寗幽芰Α?(a) 共陰連接（“1”電平驅動） (b) 共陽連接（“0”電平驅動）(c) 符號及引腳功能圖（一）LED數(shù)碼管（2）BCD碼七段譯碼驅動器 此類譯碼器型號有74LS47（共陽），74LS48（共陰），CC4511（共陰）等，本實驗系采用74LS48 BCD碼鎖存七段譯碼驅動器。驅動共陰極LED數(shù)碼管。圖（二）為74LS48引腳排列。其中 A、B、C、D BCD碼輸入端 a、b、c、d、e、f、g 譯碼輸出端，輸出“1”有效，用來驅動共陰極LED數(shù)碼管。 燈 測試輸入端，“0”時，譯碼輸出全為“1”

29、滅 零 輸入端，“0”時，不顯示多余的零。圖（二）74LS48引腳排列 作為輸入使用時，滅燈輸入控制端；作為輸出端使用時滅零輸出端。2、掃描式顯示 對多位數(shù)字顯示采用掃描式顯示可以節(jié)電，這一點在某些場合很重要。對于某些系統(tǒng)輸出的的數(shù)據(jù)，應用掃描式譯碼顯示，可使電路大為簡化。有些系統(tǒng)，比如計算機，某些A/D轉換器，是以這樣的形式輸出數(shù)據(jù)的：由選通信號控制多路開關，先后送出（由高位到低位或由低位到高位）一位十進制的BCD碼,如圖（三）所示。圖中的Ds稱為選通信號，并假定系統(tǒng)按先高位后低位的順序送出數(shù)據(jù)，當Ds1高電平送出千位數(shù)，Ds2高電平送出百位數(shù)，一般Ds的高電平相鄰之間有一定的間隔，選通信號

30、可用節(jié)拍發(fā)生器產(chǎn)生。 如圖（四）所示，為這種系統(tǒng)的譯碼掃描顯示的原理圖。圖中各片LED（共陰）的發(fā)光段并連接至譯碼器的相應端，把數(shù)據(jù)輸入的相應權端與系統(tǒng)輸出端相連，把各位選通端反向后接相應LED的公共端。f（A）使數(shù)據(jù)輸入是偽碼（8421BCD中的1010-1111）時使f（A）=0，偽碼滅燈。接譯碼器的滅燈IB端，使不顯示偽碼。Ds2Ds3Ds4Ds1(百位)(千位)(十位)(個位)圖（三）IBYa Yb Yc Yd Ye Yf Yg 74LS48 A3 A2 A1 A0 f(A)abcdefgAi圖（四）ccccccccDs2Ds1Ds3Ds43、四節(jié)拍發(fā)生器1DSR Q0 Q1 Q2 Q

31、3 S1 S0CP D0 D1 D2 D3 CrQ K CP Q J 1CP74LS194R1Cr圖（五）74LS19412345678161514131211109VCC Q0 Q1 Q2 Q3 CP S1 S0 DSR D0 D1 D2 D3 DSL GND圖（六）11 掃描顯示要求數(shù)碼管按先后順序顯示。這就要求如圖（三）所示的選通信號。通常該類型的信號稱為節(jié)拍信號。使用如果使用的數(shù)碼管共陰極，則選通信號是圖（三）信號的反相。如圖（五）所示就是這種節(jié)拍信號發(fā)生器。圖中74LS194為移位寄存器。它具有左移、右移，并行送數(shù)、保持及清除等五項功能。其引腳圖如圖（六）所示。其中Cr為清除端，CP

32、為時鐘輸入端，S0、S1為狀態(tài)控制端，DSR為右移數(shù)據(jù)串行輸入端，DSL為左移數(shù)據(jù)輸入端，D0、D1、D2、D3位并行數(shù)據(jù)輸入端，Q0、Q1、Q2、Q3為數(shù)據(jù)輸出端。其功能表如表（二）所示。 節(jié)拍發(fā)生器工作開始時，必須首先進行清零。當Cr負脈沖過后Q0、Q1、Q2、Q3全為零。JK觸發(fā)器Q=1，因而S1=S0=1，實現(xiàn)并行送數(shù)。 當?shù)谝粋€脈沖的上升沿到達后，置入0111，CP下降沿到達后Q=0，即S1=0，S0=1，實現(xiàn)右移功能。在CP作用下輸出依次為1011，1101，1110，第四個CP下降沿到達后又使Q=1，實現(xiàn)第二個循環(huán)。五實驗內(nèi)容 1、按表（二）測試74LS194。 2、按圖（五）實

33、現(xiàn)四節(jié)拍順序脈沖發(fā)生器。 3、按圖（四）實現(xiàn)四位掃描譯碼顯示電路。采用內(nèi)容（2）順序脈沖作為Ds信號。8421BCD碼用邏輯模擬開關輸入。自行設計偽碼滅燈電路，使正常輸入BCD碼時輸出為“1”，偽碼輸入時滅燈。六、實驗報告按實驗內(nèi)容寫出詳細的設計和實驗過程。表（二）74LS194功能表CrS1S0工作狀態(tài)01111X0011X0101置零保持右移左移并行送數(shù)實驗五 組合電路中的競爭與冒險一、實驗目的1、觀察組合電路中的競爭與冒險現(xiàn)象。2、了解消除現(xiàn)象的方法。二、實驗儀器及器件1、實驗箱、萬用表、示波器。2、74LSX3、74LS20X1、330PF電容X1。三、實驗預習 1、復習與組合邏輯電路

34、競爭與冒險有關內(nèi)容。 2、畫出用74LS00實現(xiàn)實驗內(nèi)容中F函數(shù)的邏輯圖。 3、寫出F的真值表。 4、找出變量B、D變化過程中產(chǎn)生險象時，其他變量的組合。四、實驗原理1、競爭冒險現(xiàn)象及其成因對于組合邏輯電路，輸出僅取決于輸入信號的取值組合，但這僅是指電路的穩(wěn)定解而言，沒有涉及電路的暫態(tài)過程。實際上，在組合邏輯電路中信號的傳輸可能通過不同的路徑而匯合到某一門的輸入端上。由于門電路的傳輸延遲，各路信號對于匯合點會有一定的時差。這種現(xiàn)象稱為競爭。如果競爭現(xiàn)象的存在不會使電路產(chǎn)生錯誤的輸出，則成為非臨界競爭；若果使電路的輸出產(chǎn)生了錯誤輸出，則稱為臨界競爭，通常稱為邏輯冒險現(xiàn)象。一般說來，在組合邏輯電路

35、中，如果有兩個或兩個以上的信號參差地加到同一門的輸入端，在門的輸出端得到穩(wěn)定的輸出之前，可能出現(xiàn)短暫的，不是原設計要求的錯誤輸出，其形狀是一個寬度僅為時差的窄脈沖，通常稱為尖峰脈沖或毛刺。2、檢查競爭冒險現(xiàn)象的方法在輸入變量每次只有一個改變狀態(tài)的簡單情況下，可以通過邏輯函數(shù)式判斷組合邏輯電路中是否有競爭冒險存在。如果輸出端門電路的兩個輸入信號A和A是輸入變量A經(jīng)過兩個不同的傳輸途徑而來的，那么當輸入變量的狀態(tài)發(fā)生突變時輸出端便有可能產(chǎn)生尖峰脈沖。因此，只要輸出端的邏輯函數(shù)在一定條件下化簡成Y=A+A 或Y=AA則可判斷存在競爭冒險。3、消除競爭冒險現(xiàn)象的方法（1）接入濾波電路 在輸出端并接入一

36、個很小的濾波電容Cf，足可把尖峰脈沖的幅度削弱至門電路的閾值電壓以下。（2）引入選通脈沖。 對輸出引進選通脈沖，避開現(xiàn)象。（3）修改邏輯設計。在邏輯函數(shù)化簡選擇乘積項時，按照判斷組合電路是否存在競爭冒險的方法，選擇使邏輯函數(shù)不會使邏輯函數(shù)產(chǎn)生競爭冒險的乘積項。也可采用增加冗余項方法。 選擇消除險象的方法應根據(jù)具體情況而定。 組合邏輯電路的險象是一個重要的實際問題。當設計出一個組合電路，安裝后應首先進行靜態(tài)測試，也就是用邏輯開關按真值表依次改變輸入量，驗證其邏輯功能。然后再進行動態(tài)測試，觀察是否存在冒險。如果電路存在險象，但不影響下一級電路的正常工作，就不必采取消除險象的措施；如果影響下一級電路

37、的正常工作，就要分析險象的原因，然后根據(jù)不同的情況采取措施加以消除。五、實驗內(nèi)容實現(xiàn)函數(shù) F=AB+BCD+ACD,并假定，輸入只有原變量即無反變量輸入。 1、畫出邏輯圖，使易于觀察電路的競爭冒險現(xiàn)象。 2、列出真值表。 3、靜態(tài)側試，即按真值表驗證其邏輯功能。 4、觀察變量A變化過程中的險象：即取B=C=D=1，得F=A+A，A改接函數(shù)發(fā)生器的連續(xù)脈沖源，使工作頻率盡可能高。觀察是否出現(xiàn)現(xiàn)象，如有，請測出毛刺的幅度和寬度（中值寬度）。5、使F再經(jīng)過一級反相器，檢查險象是否影響下一級電路的正常工作？6、在F端并接一只330PF電容，還會影響下一級電路的正常工作嗎？7、分別觀察變量B、D變化過程

38、中產(chǎn)生的險象。8、用加冗余項法消除A變化過程中產(chǎn)生的險象。 此時允許使用74LS20（二4輸入與非門） 六、實驗報告1、畫出邏輯圖,記錄靜態(tài)驗證結果。2、寫出實驗觀察冒險現(xiàn)象的方法、步驟、記錄現(xiàn)象的波形，敘述所采用的消除現(xiàn)象的方法，記錄實驗結果，并加以總結。實驗六 同步計數(shù)器的設計一、實驗目的熟悉J-K觸發(fā)器的邏輯功能，掌握J-K觸發(fā)器構成同步計數(shù)器。二、實驗儀器及器件1、實驗箱、萬用表、示波器。2、74LSX3、74LS00X1、74LS08X2、74LS20X1。三、實驗預習 1、復習時序邏輯電路設計方法。 2、按實驗內(nèi)容設計邏輯電路畫出邏輯圖。四、實驗原理本實驗采用集成J-K觸發(fā)器74L

39、S73構成時序電路，其外引線圖見附錄。其符號、功能、特性方程和狀態(tài)轉換圖見圖（一）。圖（一）主從結構的J-K觸發(fā)器在結構和制造工藝的要求尚還有缺點，使用時要求的工作條件較嚴格，負載能力也往往達不到理論值。在門電路中往往認為輸入端懸空就相應于接了高電平，在短時間的實驗期間不會出錯。但在J-K觸發(fā)器中，凡是要求接“1”的，一定要接高電平（例如5V），否則會出現(xiàn)錯誤的翻轉。觸發(fā)器的兩個輸出的負載過分懸殊，也會出現(xiàn)誤翻。下面簡要介紹時序邏輯電路的設計步驟如圖（二）所示。設計要求原始狀態(tài)圖最簡狀態(tài)圖畫電路圖檢查電路能否自啟動選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅動方程狀態(tài)分配化簡圖（二）五、實驗內(nèi)容1、使用J

40、K觸發(fā)器和門電路，設計一個24小時制的數(shù)字電子計時器中的時為計數(shù)電路，它的運行方式為：00011022232、用JK觸發(fā)器和門電路設計一個特殊的12進制計數(shù)器，其十進制的狀態(tài)轉換圖為：010203040506070809101112六、實驗報告1、寫出詳細的設計過程。2、畫出CP及各輸出端的波形圖，要畫好他們之間的相位關系。3、寫出實驗過程中遇到的問題，解決方法和心得體會。實驗七 計數(shù)、譯碼、顯示綜合實驗一、實驗目的1、熟悉中規(guī)模集成電路計數(shù)器的功能及應用。2、熟悉中規(guī)模集成電路譯碼器的功能及應用。3、熟悉LED數(shù)碼管及顯示電路的工作原理。4、學會綜合測試的方法。二、實驗儀器及設備1、實驗箱、

41、萬用表、示波器。2、74LS160X2、74LS48X2三、實驗原理 對于計數(shù)規(guī)模小的計數(shù)器我們使用集成觸發(fā)器來設計計數(shù)器，但是如果計數(shù)器的模數(shù)達到十六個以上（如六十進制）時，如果還是用集成觸發(fā)器來設計話，電路就比較復雜了。在這種情況下，我可以用集成計數(shù)器來構成任意進制計數(shù)器。利用集成計數(shù)器的清零端和置數(shù)端實現(xiàn)歸零，從而構成按自然態(tài)序進行計數(shù)的N進制計數(shù)器的方法。1、用同步清零端或置數(shù)端置零或置數(shù)構成N進置計數(shù)器 用這種方法的實現(xiàn)步驟如下：（1）寫出狀態(tài)SN-1的二進制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號的邏輯表達式。（3）畫連線圖。2、用異步清零端或置數(shù)端置零或置數(shù)構成N進

42、置計數(shù)器用這種方法的實現(xiàn)步驟如下：（1）寫出狀態(tài)SN的二進制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號的邏輯表達式。（3）畫連線圖。在集成計數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。四、實驗內(nèi)容（簡單實驗步驟、實驗數(shù)據(jù)及波形）用集成計數(shù)器74LS160分別組成8421碼十進制和六進制計數(shù)器，然后連接成一個60進制計數(shù)器（6進制

43、為高位、10進制為低位）。使用實驗箱上的LED譯碼顯示電路顯示（注意高低位順序及最高位的處理）。用函數(shù)發(fā)生器的低頻連續(xù)脈沖（調(diào)節(jié)頻率為1-2HZ）作為計數(shù)器的計數(shù)脈沖，通過數(shù)碼管觀察計數(shù)、譯碼、顯示電路的功能為正確。五、實驗報告1、六十進制計數(shù)器的電路連接圖。2、畫出十進制計數(shù)器和六進制計數(shù)器的Q3、Q2、Q1、Q0及CP的時序圖。2、簡要說明數(shù)碼管自動計數(shù)顯示的情況：該計數(shù)器從00遞增加1，直到59后，又回到00狀態(tài)。3、根據(jù)實驗中的體會，說明綜合測試較復雜中小規(guī)模數(shù)字集成電路的方法：分單元電路安裝、調(diào)試。附74LS160四位十進制同步計數(shù)器邏輯功能（同步置數(shù)異步清零）CPLDCrS2S1功

44、 能0xxxxx01x1101101111xx清 零置 數(shù)保 持保 持（但C=0）計 數(shù)實驗八 8421碼檢測電路的設計一、實驗目的1、了解檢測電路的工作原理。2、進一步掌握同步時序電路得設計方法。二、實驗儀器及器件1、實驗箱、萬用表、示波器。2、74LS73X2、74LS74X1、74LS00X2，74LS20X1。三、實驗要求本實驗要求設計一個8421BCD碼（串行輸入）檢測電路。此電路是用來檢測串行的8421碼傳輸過程中是否發(fā)生錯誤。假定8421BCD碼傳送過程中是由低位到高位串行輸送，例如十進制2（代碼為0010）是按0、1、0、0次序傳送的。如果在傳送過程中代碼發(fā)生錯誤，出現(xiàn)非法數(shù)碼

45、（不在0000到1001之間的代碼），則檢測電路發(fā)生一脈沖信號。實驗所用觸發(fā)器為JK觸發(fā)器，要求自己設計、自己安裝和測試。設計提示本實驗的設計關鍵是建立原始狀態(tài)圖和狀態(tài)表。根據(jù)要求8421BCD碼是由低位到高位傳送，該電路每四個碼元檢測一次，當電路收到第四個碼元時，若判斷是非法碼，則輸出為1，否則輸出為0。可見此電路為米里時序電路。 設檢測電路初始狀態(tài)為S0，當電路接收第一個碼元后，根據(jù)輸入是0還是1，將分別轉到兩個不同的新狀態(tài)S1和S2，從S1或S2出發(fā)，接收到第二個碼元后，又根據(jù)是0還是1，又轉到兩個不同的新狀態(tài)，類推到接收到的第三、第四碼元碼元后電路執(zhí)行同樣的動作。在接收到第四個碼元后，

46、根據(jù)所接收的代碼判斷是否是非法碼而確定其輸出是否為1，并且電路回到初始狀態(tài)S0，準備接受新的一組碼組。 根據(jù)上面的分析很容易作出原始狀態(tài)和狀態(tài)表了。這樣做出的原始狀態(tài)表有15個狀態(tài)，經(jīng)過化簡后只剩下6個狀態(tài)。化簡后的狀態(tài)表如表（一）。由簡化狀態(tài)表，根據(jù)狀態(tài)分配原則，可得許多分配方案，其中一種分配方案如表（二），得到的結果是：不過這不是最簡分配方案，起碼還有12種比它簡的分配方案。要求同學們設計時的分配方案比該方案好。 XS01AB/0B/0BC/0D/0CE/0F/0DF/0F/0EA/0A/0FA/0A/1表（一）簡化狀態(tài)表表（一）分配方案的一種Q3Q2Q10001111001ADCBFEX

47、X四、實驗方法本檢測電路是同步時序電路。同步時序電路的特點是時鐘脈沖同時送到各觸發(fā)器的CP端。時鐘脈沖CP與數(shù)據(jù)X的關系應如圖（一）所示。即出現(xiàn)的數(shù)據(jù)X穩(wěn)定后，才允許檢測時鐘的出現(xiàn)，且時鐘作用期間不允許數(shù)據(jù)變化。11101234圖（一） 如圖（二）為本實驗框圖。本電路為米里時序電路，其輸出F取決于電路的現(xiàn)態(tài)和數(shù)據(jù)的即時輸入。這種輸出有時是會出錯的。如圖（一）數(shù)據(jù)輸入(0111)2=(7)10，是合法碼，如果我們把圖（一）與表（一）結合起來看：1CP后，電路從A態(tài)變成B態(tài)，輸出0；2CP后變成D態(tài)，輸出0；3CP后變成F態(tài)，這8421碼檢測電路 D FF至顯示1XCP圖（二）74LS74時由于圖

48、（一）中的X=1還沒有改變，圖中的陰影部分的時間內(nèi)將有F=1輸出，直至X=0；為止4CP后電路回到A態(tài)。顯然，這次F=1的輸出是錯誤的。為防止這種錯誤的輸出，圖（二）中我們把最后輸出采用了觸發(fā)器鎖存后再輸出F。只有當4CP的上升沿到達的瞬間，電路處于F態(tài)，X=1，CP的上升沿到達后才會使F=1，下組1CP的全沿使F=0。當然，也可用CP去選通F后輸出，以防出錯。 靜態(tài)測試：可將輸入X連接到邏輯模擬開關，CP連接到實驗箱手動單步脈沖。輸入碼組時應從初始狀態(tài)(A)開始，如按表（二）分配方案，則Q3Q2Q1=000。例如，輸入非法碼（1010）2=（10）10。數(shù)據(jù)按0101順序輸入，連接X的模擬開關的位置變化為：0101，X每一改變輸入一個脈沖。電路的狀態(tài)轉換為：ABDFA，即Q3Q2Q1狀態(tài)變化為：000001010100000。 按上述方法，輸入不同的碼組，檢測電路是否正常工作。 動態(tài)測試：將74LS197的QC與X連接，時鐘脈沖由CPA輸入，QA連接CPB，由QA、Q