1、黑龍江大學電子工程學院第三章 原理圖輸入設計方法EDA工具仍然保留著原理圖輸入的設計方式，可以利用原有的電路知識快速完成設計，便于進行節點仿真，還支持層次電路設計方式。一、 原理圖設計方法 二、1位全加器設計三、數字電子鐘設計四、利用LPM兆功能模塊的電路設計五、波形輸入設計黑龍江大學電子工程學院一、 原理圖的設計方法原理圖設計的內容包括元件的引入和線的連接，在設計復雜的系統時候，也可以采用自頂向下的方法-將電路分成若干個相對獨立的模塊來分別設計。優點在于運行速度較高，容易仿真，調整容易，缺點是效率低。1、內附邏輯函數 2、邏輯規則3、原理圖編輯工具4、原理圖編輯流程5、設計項目的處理6、設計

2、項目的校驗7、器件編程黑龍江大學電子工程學院1、內附邏輯函數 ：MAX+PLUS II包含常用的邏輯函數，這些邏輯函數被稱為圖元(Primitive) 和符號(Symbol),也稱元件。共有4個子目錄中裝載著不用種類的邏輯函數文件。在設計原理圖時候，到相應的子目錄中查找相應的元件即可。prim子目錄中存放的是數電中的一些基本元件庫基本元件庫，如AND、OR、 INPUT OUTPUT等元件。mf子目錄中存放的是一些中規模的器件庫中規模的器件庫，如74系列的邏輯器件等。 由可編程與陣列和固定或陣列組成，熔絲編程方式，雙極性工藝，廣泛推廣。Mega_lpm子目錄中存儲的是較大并且可做參數設計的元件

3、較大并且可做參數設計的元件。Edif子目錄中存放的是一些符合一些符合EDIF(電子設計交互電子設計交互)格式的元件格式的元件。黑龍江大學電子工程學院2、邏輯規則引腳名稱：輸入輸出引腳的的名稱。命名規則是不超32個的字母數字和“/”，“ _ ”，“” 等，不區分大小寫，同一個設計文件中不能重復。節點名稱：各元件之間傳遞信號的線。命名和引腳相同。總線名稱： 2-256個節點的組合，要在名稱后面加m.n表示節點的編號。文件名稱：擴展名為.gdf 文件名小于32個字符。項目名稱：項目名稱與最高層次的原理圖名稱一致。黑龍江大學電子工程學院3、原理圖編輯工具就是設計原理圖時候，經常使用的一些工具按鈕。如選

4、擇工具文字工具畫正交線工具畫直線工具畫弧線工具畫圓工具放大工具縮小工具與窗口適配工具連接點接/點斷工具打開橡皮筋連接功能關閉橡皮筋連接功能黑龍江大學電子工程學院4、原理圖編輯流程建立文件夾 每個項目最好建立一個文件夾：注意不能是中文目錄進入原理圖設計系統:菜單FILE-NEW，選擇圖像編譯文件。輸入元件:先確定放置位置，然后菜單Symbol-Library 選擇元件元件的編輯：移動,旋轉,刪除,復制，通過鼠標拖拽，右鍵菜單連線：鼠標選擇一個端口，按住左鍵移動到另一個端口。命名:給各個引線端子命名，也可以給節點命名。總線：總線是一組相關的連線，就是給這組線命名。保存文件：文件另存到最初建立的文件

5、夾中。將當前設計項目設置為工程文件。 使用菜單File-Project - Set Project to current File創建元件：當元件檢查無誤后，可以使用菜單 File-Creat Default Symbol,在當前目錄中生成一個元件.sym，以后設計時候可以直接作為元件來調用。黑龍江大學電子工程學院5、設計項目的處理MAX+PLUS II的編譯器是一個高速的自動化的設計處理器，能完成對設計項目的編譯。能夠將設計文件轉換成器件編程、仿真、定時分析所需要的輸出文件，是本軟件系統的核心。項目編譯 啟動編譯器編譯過程選擇器件全局項目綜合方式啟用設計規則檢查工具引線端子適配打開平面圖編輯

6、器選擇視圖選擇方式顯示最后一次編譯所生成的平面圖編輯引線端子黑龍江大學電子工程學院6、設計項目的校驗MAX+PLUS II的設計項目的校驗包括項目的仿真(Simulate)和定時分析(Timing Analysis)兩部分。仿真： 創建仿真波形文件.scf選擇欲預仿真的引線端子編譯輸入節點的仿真波形仿真分析仿真結果定時分析：啟動定時分析工具傳播延時分析時序邏輯電路性能分析建立/保持時間分析黑龍江大學電子工程學院7、器件編程編程是指將編程數據放到具體的可編程器件中去。一般是將成功編譯和仿真后的一個項目編程到一個具體的可編程器件中進行測試。MAX+PLUS II的編程器(Programmer)完成

7、對器件的編程工作。編程下載方式有ByteBlaster并行下載和ByteBlaster(MV)并行下載和ByteBlaster串行下載等。下面是ByteBlaster(MV)并行下載的下載例子。項目編譯：安裝ByteBlaster電纜打開編程器選擇編程硬件用JTAG或FLEX鏈在系統編程FPGA下載文件為.sof CPLD下載文件為.pof黑龍江大學電子工程學院第三章 原理圖輸入設計方法一、 原理圖設計方法二、1位全加器設計三、數字電子鐘設計四、利用LPM兆功能模塊的電路設計五、波形輸入設計黑龍江大學電子工程學院二、1位全加器設計通過對1位全加器的設計來掌握原理圖輸入方法，及層次化設計的方法。

8、1、建立文件夾 2、輸入設計項目和存盤:選擇prim文件夾加載各個元件,連線,編輯保存3、將設計項目設置成工程文件:將當前項目設置為工程文件4、選擇目標器件并編譯：選擇一個具體的芯片，并編譯5、時序仿真：建立波形測試文件，出入測試的節點，編輯波形并仿真6、引腳鎖定：選擇并鎖定各個引腳，并重新編譯7、編程下載：連接計算機、下載電纜和目標板，選擇下載方式，下載8、設計頂層文件：根據底層圖紙設計頂層的圖紙，重新仿真下載。黑龍江大學電子工程學院二、1位全加器設計首先設計一個半加器。邏輯方程：co=abso=a b真值表a b so co0 0 0 01 0 1 00 1 1 01 1 0 1因為so端因為使用了同或門，因此在一輸入端或輸出加了一個非門黑龍江大學電子工程學院二、1位全加器設計全加器-以半加器為元件設計的層次電路邏輯方程：cout=ab+ac+bcsum=ain bin Cin真值表ain bin cin sum cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1 因為so端因為使用了同或門，因此在一輸入端或輸出加一個非門黑龍江大學電子工程學院第三章