1、SI 高速電路設計：EMI 抑制4.3EMI 的控制我們知道，造成設備性能降低或失效的電磁干擾必須同時具備三個要素，首先是有一個電磁場所，其次是有干擾源和被干擾源，最后就是具備一條電磁干擾的耦合通路，以便把能量從干擾源傳遞到受干擾源。因此，為解決設備的電磁兼容性，必須圍繞這三點來分析。一般情況下，對于 EMI 的控制，我們主要采用三種措施：屏蔽、濾波、接地。這三種方法雖然有著獨立的作用，但是相互之間是有關聯的，良好的接地可以降低設備對屏蔽和濾波的要求，而良好的屏蔽也可以使濾波器的要求低一些。下面，我們來分別介紹屏蔽、濾波和接地。屏蔽能夠有效的抑制通過空間傳播的電磁干擾。采用屏蔽的目的有兩個，一

2、個是限制內部的輻射電磁能量外泄出控制區域，另一個就是防止外來的輻射電磁能量入內部控制區。按照屏蔽的機理，我們可以將屏蔽分為電場屏蔽、磁場屏蔽、和電磁場屏蔽。4.3.1.1 電場屏蔽一般情況下，電場感應可以看成是分布電容問的耦合，圖1-4-4 是一個電場感應的示意圖。圖 1-4-4 電場感應示意圖其中 A 為干擾源，B 為受感應設備，其中 Ua 和 Ub 之間的關系為 Ub=C1*Ua/（C1+C2）C1 為 A、B 之間的分布電容；C2 為受感應設備的對地電容。根據示意圖和等式，為了減弱 B 上面的地磁感應，使用的方法有EMI 控制技術現有的系統級 EMI 控制技術包括：1 .將電路封閉在一個

3、 FARADAY 法拉第）盒中（注意包含電路的機械封裝應該密封）來實現 EMI 屏蔽；2 .在電路板或者系統的 I/O 端口采取濾波和衰減技術來實現 EMI 控制；3 .實現電路的電場和磁場的嚴格屏蔽，或者在電路板上采取適當的設計技術嚴格控制 PCB 走線和電路板層（自屏蔽）的電容和電感，從而改善 EMI性能。一般來說，越接近 EMI 源，實現 EMI 控制所需的成本就越小。PCB 的集成電路芯片是 EMI 最主要的能量來源，因此如果能夠深入了解集成電路芯片的內部特征，可以簡化 PCB 和系統級設計中的 EMI 控制。EMI 的來源數字集成電路從邏輯高到邏輯低之間的轉換或者從邏輯低到邏輯高之間

4、的轉換過程，輸出端產生的方波信號頻率并不是導致 EMI 的唯一頻率成分。該方波中包含頻率范圍寬廣的正弦諧波分量，這些正弦諧波分量構成工程師所關心的EMI 頻率成分。最高的 EMI 頻率也稱為 EMI 發射帶寬，它是信號上升時間而不是信號頻率的函數。計算 EMI 發射帶寬的公式為：F=0.35/Tr,其中：F 是頻率，單位是 GHz;Tr 是單位為 ns（納秒）的信號上升時間或者下降時間。從上述公式不難看出，如果電路的開關頻率為 50MHz，而采用的集成電路芯片的上升時間是1ns,那么該電路的最高EMI發射頻率將達到350MHz,遠遠大于該電路的開關頻率。而如果 IC 的上升時間為 500Ps，

5、那么該電路的最高 EMI 發射頻率將高達 700MHz眾所周知，電路中的每一個電壓值都對應一定的電流，同樣每一個電流都存在對應的電壓。當 IC 的輸出在邏輯高到邏輯低或者邏輯低到邏輯高之間變換時，這些信號電壓和信號電流就會產生電場和磁場，而這些電場和磁場的最高頻率就發射帶寬。電場和磁場的強度以及對外輻射的百分比，不僅是信號上升時間的函數，同時也取決于對信號源到負載點之間信號信道上電容和電感的控制的好壞，在此，信號源位于 PCB 板的IC 內部，而負載位于其它的 IC 內部，這些 IC 可能在 PCB 上，也可能不在該 PCB 上。為了有效地控制 EMI,不僅需要關注 IC 芯片自身的電容和電感

6、，同樣需要重視 PCB 上存在的電容和電感。當信號電壓與信號回路之間的耦合不緊密時， 電路的電容就會減小， 因而對電場的抑制作用就會減弱，從而是 EMI 增大；電路中的電流也存在同樣的情況，如果電流同返回路徑之間耦合不佳， 勢必加大回路上的電感， 從而增強了磁場，最終導致 EMI增加。換句話說，對電場控制不佳通常也會導致磁場抑制不佳。用來控制電路板中電磁場的措施與用來抑制 IC 封裝中電磁場的措施大體相似。正如同 PCB 設計的情況，IC 封裝設計將極大地影響 EMI。電路中相當一部分電磁輻射是由電源總線中的電壓瞬變再成的。當 IC的輸出級發生跳變并驅動相連的PCB線為邏輯“高”時， IC芯片

7、將從電源中吸納電流，提供輸出級所需的能量。對于 IC 不斷轉換所產生的超高頻電流而言，電源總線始于PCB 上的去耦網絡，止于 IC 的輸出級。如果輸出級的信號上升時間為 1.0ns,那么 IC要在 1.0ns 這么短的時間內從電源上吸納足夠的電流來驅動 PCB 上的傳輸線。電源總線上電壓的瞬變取決于電源總線路徑上的電感、吸納的電流以及電流的傳輸時間。電壓的瞬變由下面的公式多定義：V=Ldi/dt,其中：L 是電流傳輸路徑上電感的值；di 表示信號上升時問問隔內電流的變化；dt 表示電流的傳輸時間（信號的上升時間）。由于 IC 管腳以及內部電路都是電源總線的一部分，而且吸納電流和輸出信號的上升時

8、間也在一定程度上取決于 IC 的工藝技術，依次選擇合適的 IC 就可以在很大程度上控制上述公式中提到的所有三個要素。IC 封裝在電磁干擾控制的作用IC 封裝通常包括：硅基芯片、一個小型的內部 PCB 以及焊盤。硅基芯片安裝在小型的 PCB 上，通過綁定線實現硅基芯片與焊盤之間的連接，在某些封裝中也可以實現直接連接。小型 PCB 實現硅基芯片上的信號和電源與 IC 封裝上的對應管腳之間的連接，這樣就實現了硅基芯片上信號和電源節點的對外延伸。貫穿該 IC 的電源和信號的傳輸路徑包括：硅基芯片、與小型 BCB 之間的聯機、PCB 走線以及 IC 封裝的輸入和輸出管腳。對電容和電感（對應于電場和磁場）

9、控制的好壞在很大程度上取決于整個傳輸路徑設計的好壞。某些設計特征將直接影響整個 IC 芯片封裝的電容和電感。首先看硅基芯片與內部小電路板之間的連接方式。許多的 IC 芯片都采用綁定線來實現硅基芯片內部小電路板之間的連接，這是一種在硅基芯片與內部小電路板之間的極細的飛線。這種技術之所以應用廣泛是因為硅基芯片和內部小電路板的熱脹系數（CTE）相近。芯片本身是一種硅基器件，其熱脹系數與典型的 PCB 材料（如環氧樹脂）的熱脹系數有很大的差別。如果硅基芯片的電氣連接點直接安裝在內部小 PCB 上的話，那么在一段相對較短的時間之后，IC 封裝內部溫度的變化導致熱脹冷縮，這種方式的連接就會因為斷裂而失效。

10、綁定線是一種適應這種特殊環境的引線方式，它可以承受大量的彎曲變形而不容易斷裂。采用綁定線的問題在于，每一個信號或者電源線的電流環路面積的增加將導致電感值升高。獲得較低電感值的優良設計就是實現硅基芯片與內部 PCB之間的直接連接，也就是說硅基芯片的連接點直接粘接在 PCB 勺焊盤上。這就要求選擇使用一種特殊的 PCBfeS 材料，這種材料應該具有極低的 CTE。而選擇這種材料將導致 IC 芯片整體成本的增加，因而采用這種工藝技術的芯片并不常見，但是只要這種將硅基芯片與載體 PCB 直接連接的 IC 存在并且在設計方案中可行，那么采用這樣的IC 器件就是較好的選擇。一般來說，在 IC 封裝設計中，

11、降低電感并且增大信號與對應回路之間或者電源與地之間電容是選擇集成電路芯片過程的首選考慮。舉例來說，小間距的表面貼裝與大間距的表面貼裝工藝相比，應該優先考慮選擇采用小間距的表面貼裝工藝封裝的 IC 芯片，而這兩種類型的表面貼裝工藝封裝的 IC 芯片都優于過孔引線類型的封裝。BGA 封裝的 IC 芯片同任何常用的封裝類型相比具有最低的引線電感。從電容和電感控制的角度來看，小型的封裝和更細的間距通常總是代表性能的提高。引線結構設計的一個重要特征是管腳的分配。 由于電感和電容值的大小都取決于信號或者是電源與返回路徑之間的接近程度，因此要考慮足夠多的返回路徑。電源和地管腳應該成對分配，每一個電源管腳都應

12、該有對應的地管腳相鄰分布，而且在這種引線結構中應該分配多個電源和地管腳對。這兩方面的特征都將極大地降低電源和地之間的環路電感，有助于減少電源總線上的電壓瞬變，從而降低 EML由于習慣上的原因，現在市場上的許多 IC 芯片并沒有完全遵循上述設計規則，然而 IC設計和生產廠商都深刻理解這種設計方法的優點，因而在新的 IC 芯片設計和發布時 IC 廠商更關注電源的連接。理想情況下，要為每一個信號管腳都分配一個相鄰的信號返回管腳（如地管腳）。實際情況并非如此，即使思想最前衛的 IC 廠商也沒有如此分配 IC 芯片的管腳，而是采用其它折衷方法。在 BGA 封裝中，一種行之有效的設計方法是在每組八個信號管

13、腳的中心設置一個信號的返回管腳，在這種管腳排列方式下，每一個信號與信號返回路徑之間僅相差一個管腳的距離。而對于四方扁平封裝（QFP）或者其它鷗翼（gullwing）型封裝形式的 IC 來說，在信號組的中心放置一個信號的返回路徑是不現實的，即便這樣也必須保證每隔 4 到 6 個管腳就放置一個信號返回管腳。需要注意的是，不同的 IC 工藝技術可能采用不同的信號返回電壓。有的IC 使用地管腳（如 TTL 器件）作為信號的返回路徑，而有的 IC 則使用電源管腳（如絕大多數的 ECL 器件）作為信號的返回路徑，也有的 IC 同時使用電源和地管腳（比如大多數的 CMO件） 作為信號的返回路徑。 因此設計工

14、程師必須熟悉設計中使用的 IC芯片邏輯系列，了解它們的相關工作情況。IC 芯片中電源和地管腳的合理分布不僅能夠降低 EMI,而且可以極大地改善地彈反射(groundbounce)效果。當驅動傳輸線的器件試圖將傳輸線下拉到邏輯低時，地彈反射卻仍然維持該傳輸線在邏輯低閾值電平之上，地彈反射可能導致電路的失效或者故障。IC 封裝中另一個需要關注的重要問題是芯片內部的 PCB 設計，內部PCB 通常也是 IC 封裝中最大的組成部分，在內部 PCB 設計時如果能夠實現電容和電感的嚴格控制，將極大地改善設計系統的整體 EMI 性能。如果這是一個兩層的 PCB 板，至少要求 PCB 板的一面為連續的地平面層

15、，PCB 板的另一層是電源和信號的布線層。更理想的情況是四層的 PCB 板，中間的兩層分別是電源和地平面層，外面的兩層作為信號的布線層。由于 IC 封裝內部的 PCB 通常都非常薄，四層板結構的設計將引出兩個高電容、低電感的布線層，它特別適合于電源分配以及需要嚴格控制的進出該封裝的輸入輸出信號。低阻抗的平面層可以極大地降低電源總線上的電壓瞬變，從而極大地改善 EMI 性能。這種受控的信號線不僅有利于降低 EMI,同樣對于確保進出 IC 的信號的完整性也起到重要的作用。其它相關的 IC 工藝技術問題集成電路芯片偏置和驅動的電源電壓 Vcc 是選擇 IC 時要注意的重要問題。從IC 電源管腳吸納的

16、電流主要取決于該電壓值以及該 IC 芯片輸出級驅動的傳輸線(PCB 線和地返回路徑)阻抗。5V 電源電壓的 IC 芯片驅動 50?傳輸線時，吸納的電流為 100mA;3.3V 電源電壓的 IC 芯片驅動同樣的 50?傳輸線時，吸納電流將減小到 66mA;1.8V 電源電壓的 IC 芯片驅動同樣的 50?傳輸線時，吸納電流將減小到36mA 由此可見，在公式 V=Ldi/dt 中，驅動電流從 100mA 減少到 36mA 可以有效地降低電壓的瞬變 V,因而也就降低了 EMI。低壓差分信號器件(LVDS)的信號電壓擺幅僅有幾百毫伏，可以想象這樣的器件技術對 EMI的改善將非常明顯。電源系統的去耦也是

17、一個值得特別關注的問題。IC 輸出級通過 IC 的電源管腳吸納的電流都是由電路板上的去耦網絡提供的。降低電源總線上電壓下降的一種可行的辦法是縮短去耦電容到 IC 輸出級之間的分布路徑。這樣將降低“Ldi/dt”表達式中的“L”項。由于 IC 器件的上升時間越來越快，在設計 PCB 板時唯一可以實施的辦法是盡可能地縮短去耦電容到IC輸出級之間的分布路徑。 一種最直接的解決方法是將所有的電源去耦都放在IC內部。最理想的情況是直接放在硅基芯片上，并緊鄰被驅動的輸出級。對于 IC 廠商來說，這不僅昂貴而且很難實現。然而如果將去耦電容直接放在 IC 封裝內的 PCB 板上，并且直接連接到硅基芯片的管腳，

18、這樣的設計成本增加得最少，對 EMI 控制和提高信號完整性的貢獻最大。目前僅有少數高端微處理器采用了這種技術，但是 IC 廠商們對這項技術的興趣正與日俱增，可以預見這樣的設計技術必將在未來大規模、高功耗的 IC 設計中普遍應用。在 IC 封裝內部設計的電容通常數值都很小(小于幾百皮法)，所以系統設計工程師仍然需要在 PCB 板上安裝數值在 0.001uF 到 0.1uF 之間的去耦電容，然而 IC 封裝內部的小電容可以抑制輸出波形中的高頻成分，這些高頻成分是 EMI 的最主要來源。傳輸線終端匹配也是影響 EMI 的重要問題。通過實現網絡線的終端匹配可以降低或者消除信號反射。信號反射也是影響信號

19、完整性的一個重要因素。從減小 EMI 的角度來看，串行終端匹配效果最明顯，因為這種方式的終端匹配將入射波(在傳輸在線傳播的原始波形)降低到了 Vcc 的一半，因而減小了驅動傳輸線所需的瞬時吸納電流。這種技術通過減少“Ldi/dt”中的“di”項來達到降低 EMI 的目的。某些 IC 廠商將終端匹配電阻放在 IC 封裝內部，這樣除了能夠降低 EMI 和提高信號完整性，還減少了 PCB 板上的電阻數目。檢查 IC 芯片是否采用了這樣的技術可以更加清楚 IC 的輸出阻抗。當 IC 的輸出阻抗同傳輸線的阻抗匹配時，就可以認為這樣的傳輸線實現了“申聯終端匹配”。值得注意的是串聯終端匹配的 IC 采用了信

20、號轉換的反射模型。而在實際應用中如果沿傳輸線方向分布有多個負載，并且有非常嚴格的時序要求，這時串聯終端匹配就可能不起作用。最后，某些 IC 芯片輸出信號的斜率也受到控制。對大多數的 TTL 和CMO 湍件來說，當它們的輸出級信號發生切換時，輸出晶體管完全導通，這樣就會產生很大的瞬間電流來驅動傳輸線。電源總線上如此大的浪涌電流勢必產生非常大的電壓瞬變(V=Ldi/dt)。而許多 ECLMECL 和 PECL 器件通過在輸出晶體管線性區的高低電平之間的轉換來驅動輸出級，通常稱之為非飽和邏輯，其結果是輸出波形的波峰和波谷會被削平，因而減小了高頻諧波分量的幅度。這種技術通過提升表達式“Ldi/dt”中

21、的信號上升時間“dt”項來減小 EMI。正確的布局和組件選擇是控制 EMI 的關鍵一、電壓調節器圖1.圖中所示的降壓型開關調節器采用外接的開關管(HL)和同步整流器(H2)最為普通的功率轉換器就是電壓調節器，主要包含：開關型、并聯型和線性調節器。線性和并聯型調節器的適用范圍很有限，其輸出電壓必須保持低于輸入電壓。另外，大多數開關調節器的效率也優于對應的線性或并聯型調節器。不過，線性/并聯型調節器的低噪聲和簡單性使它們相對于開關調節器更有吸引力。最簡單的電壓調節器是并聯型調節器，它通過調節流過電阻的電流，使輸入電壓下降到一個穩定的輸出電平。齊納二極管具有類似功能，但齊納管中的功率消耗過大，且負載

22、調整能力很差。有些并聯調節器允許利用分壓網絡設定穩定電壓，但通常是作為一個功能模塊出現在更為復雜的調節器或電源中。一般來講，并聯調節器適合于負載電流變化不大的INPUT土CSH-LGttDC5L低功耗系統。然而，這種狹窄的應用范圍可以通過增加一個有源調整組件（通常是一個雙極晶體管）而得以擴展，此時的并聯調節器就轉變為線性調節器。線性調節器的輸入電流接近于輸出電流， 它的效率 （輸出功率除以輸入功率）接近于輸出/輸入電壓比。因此，壓差是一個非常重要的性能，因為更低的壓差意味著更高的效率。低壓差線性穩壓器（LDO 可作為一道屏障來隔離開關調節器產生的噪聲，在此用途中，LDO 調節器的低壓差特性有利

23、于改善電路的總體效率。如果線性或并聯型調節器的性能不能滿足應用要求，那么設計者就必須轉而考慮開關型調節器。開關調節器或電源所產生的噪聲以傳導或輻射的形式出現，傳導型噪聲表現為電壓或電流形式，它們還可進一步分類為共模或差模傳播方式。更為復雜的是，連接在線有限的阻抗會將電壓/電流傳播轉換為電流/電壓傳播，另外差模/共模傳播也會產生出共模/差模傳播噪聲。通過降低上述一種或多種傳播類型的噪聲可以使電路得到優化，傳導型噪聲對于固定安裝系統的影響往往比對便攜式系統更為嚴重。因為便攜式設備依靠電池工作，它的負載和能源沒有傳播傳導型噪聲的外部連接。從一般意義上講，各種開關調節器都是利用有源組件（晶體管和二極管

24、）在儲能組件（電感器和電容器）之間往復傳送電流，最終實現源端電壓/電流到負載端電壓/電流的轉換。為方便描述，考慮一個采用 MAX1653DC-DC 轉換控制器構成的典型同步整流、降壓型轉換器（圖 1）。降低傳導型噪聲的一種最直接的方法是：在輸入端連接低阻抗旁路電容。另外一種方式較為靈巧，更節省成本和線路板空間，即：在電源和轉換器之間增加電感器，確保必要的直流電流能夠不受阻礙地通過，但應確保轉換器在最高至環路的轉折頻率都有一個比較低的輸入阻抗（大多數 DC-DC 開關轉換器的環路轉折點位于 10kHz 到 100kHz 問）。否則的話，輸入電壓的波動會導致輸出電壓不穩定。輸出電容（COUT 上的

25、紋波電流要比 CIN 上的低得多，不但幅度較低，并且（不同于輸入電容）電流是連續的，因此也就具有比較少的諧波成分。通常，每匝線圈都被一層絕緣物質覆蓋，這就在各匝線圈之間形成了一個小的電容。這些雜散電容串聯迭加后形成一個和電感相并聯的小等效電容，它提供了一條將沖擊電流傳導至 COUT 和負載的通路。這樣，開關節點處（LX）電壓波形的不連續跳變沿就會向 COUT 和負載傳送高頻電流，結果常常是在輸出電壓上形成毛刺，能量分布于 20MHz 至 50MHz 范圍。這種類型轉換器的負載常常是對于傳導噪聲敏感的微電子電路，不過幸運的是，轉換器的傳導噪聲在輸出端比起輸入端來更容易控制。和輸入端一樣，輸出傳導

26、噪聲也可以利用低阻抗旁路或第二級濾波來加以控制。需要注意的是，第二級（后端）濾波器的使用應當謹慎。輸出電壓是控制環路中的一個控制變量， 輸出濾波器給環路增益附加了延時或相移 （或兩者），有可能使電路不穩定。如果一個高 Q 值 LC 后端濾波器被置于回饋點之后，電感器的電阻將會降低負載調整特性，并且瞬態負載電流會引起輸出振蕩。降壓轉換器中的上述問題同樣存在于其它類型的開關轉換器中。二、共模噪聲按照定義，共模傳導噪聲在輸入或輸出端的兩條連接在線相位相同。一般來講，它僅對那些和大地有連接通路的固定系統造成影響。在一個帶有共模濾波器的典型離線式電源中（圖 2）,共模噪聲的主要產生源是 MOSFETMO

27、SFETS 常是電路中的主要耗能組件，很多情況下需要配散熱器。圖 2.在這個典型的離線式電源中，共橫溜液器可降低輸入加輸出兩制的噪聲TO-220 器件的散熱片連接于 MOSFETS 極，而大多數情況下，散熱器會向大地傳導電流。由于 MOSFET 與散熱器電氣隔離，它和大地之間具有一定的分布電容。隨著它的打開和關斷，迅速變化的漏極電壓會通過分布電容（CP1 向大地發送電流。由于交流電線和大地之間的低阻抗，這種共模電流會通過交流輸入流入大地。變壓器也會通過分布于隔離的初、次級繞組間的電容（CP2ACP2B 傳導高頻電流。這樣，噪聲會同時傳向輸出端和輸入端。圖 2 中，共模傳導噪聲被安置在噪聲源（電

28、源）和輸入或輸出之間的共模濾波器抑制。共模扼流圈（CMLJCML2 通常是在單一磁芯上按圖中所示極性繞制而成。負載電流和驅動電源的入線電流都是差模電流（電流由一條線流入另一條線流出）。在這種由單一磁芯繞制的共模扼流圈中，差模電流產生的磁場互相抵消，因此可以使用較小的磁芯，因為其中的儲能很小。許多為離線式電源設計的共模扼流圈采用空間上分離的線圈繞成。這種結構增加了一定的差模電感，這有助于降低傳導型差模噪聲。由于磁芯同時穿過兩組線圈，所以由差模電流和差模電感產生的磁場主要存在于空氣中而非磁芯中，這會導致電磁輻射。產生于電源所帶負載的共模噪聲會經由變壓器中的分布電容（CP2ACP2B,穿過電源向交流

29、電網傳播。在變壓器中增加法拉第屏蔽（初、次級之間的接地層）可以降低這種噪聲。三、電場由于電場存在于兩個具有不同電位的表面或實體之間，因此，只需要用一個接地的防護罩將設備屏蔽起來，就可以相對容易地將設備內部產生的電場噪聲限制在屏蔽罩內部。這種屏蔽措施已被廣泛用于監視器、示波器、開關電源以及其它具有大幅度電壓擺動的設備。另外一種通行的做法是在線路板上設置接地層。電場強度正比于表面之間的電位差，并反比于它們之間的距離。舉例來講，電場可存在于源和附近的接地層之間。這樣，利用多層線路板，在電路或聯機與高電位之間設置一個接地層，就可以對電場起到屏蔽作用。不過，在采用接地層時還應注意到高壓線路中的容性負載。電容器儲能于電場中，這樣，當靠近一個電容器設置接地層時就在導體和地之間形成一個電容。導體上的大 dV/dt 信號會產生大傳導電流到地，這樣，在控制輻射噪聲的同時卻增大了傳導噪聲。如果出現電場散射，來源最有可能位于系統中電位最高的地方。在電源和開關調節器中，應該注意開關晶體管和整流器，因為它們通常具有高電位，而且由于帶有散熱器，也具有比較大的表面積。表面安裝器件同樣存在這個問題，因為它們常常要求大面積線路板覆銅來幫助散熱。這種