1、    Cadence低功耗設(shè)計(jì)技術(shù)助力高功效IC實(shí)現(xiàn)        余 蓮 時(shí)間:2008年11月04日     字 體: 大 中 小        關(guān)鍵詞:        ? Cadence公司2007年11月15日在北京舉辦了“低功耗技術(shù)與發(fā)展媒體培訓(xùn)會(huì)”，Cadence公

2、司工程部副總裁呂豐榮先生深入淺出地向與會(huì)記者介紹了Cadence的低功耗設(shè)計(jì)解決方案。? Cadence早在2007年5月就推出了業(yè)界首個(gè)低功耗設(shè)計(jì)方法學(xué)“錦囊”(Cadence Low-Power Methodology Kit)，使處于不同經(jīng)驗(yàn)水平的工程師，均可以最小的風(fēng)險(xiǎn)、成本和開發(fā)時(shí)間來(lái)采用低功耗技術(shù)。作為Cadence低功耗設(shè)計(jì)解決方案的補(bǔ)充，Cadence低功耗設(shè)計(jì)方法學(xué)錦囊提供了一套覆蓋邏輯設(shè)計(jì)、功能驗(yàn)證和物理實(shí)現(xiàn)的端到端方法學(xué)。該設(shè)計(jì)錦囊包括示例IP、腳本和庫(kù)。所有這些均經(jīng)過(guò)了內(nèi)置無(wú)線參考設(shè)計(jì)的驗(yàn)證。? 該Cadence低功耗設(shè)計(jì)錦囊包括一個(gè)通用無(wú)線應(yīng)用設(shè)計(jì)，實(shí)現(xiàn)時(shí)采用了多供電

3、電壓和電源關(guān)斷技術(shù)等方法，并且包含了在整個(gè)端到端流程中承載設(shè)計(jì)意圖的相關(guān)指令腳本和技術(shù)文件。設(shè)計(jì)中的示例IP來(lái)自于Cadence和第三方，包括ARM處理器和AMBA片上通訊技術(shù)、Wipro的WiFi、ChipIdea 的USB2.0、Virage Logic的65納米超低功耗存儲(chǔ)器和TSMC的65納米技術(shù)庫(kù)。? 該低功耗設(shè)計(jì)方法學(xué)錦囊易于組合使用，包括6個(gè)不同的流程：低功耗功能仿真、邏輯綜合、可測(cè)試性設(shè)計(jì)(DFT)和自動(dòng)測(cè)試矢量生成(ATPG)、物理設(shè)計(jì)、形式實(shí)現(xiàn)、驗(yàn)證和功耗網(wǎng)格簽收。用戶既可以將該錦囊做為一個(gè)完整的流程來(lái)實(shí)施，也可選擇單獨(dú)的模塊使用。它使用了Si2的通用功耗格式(CPF)在整

4、個(gè)流程中提供單一的低功耗意圖規(guī)范。? 11月12日Cadence宣布推出了Virtuoso Passive Component Designer，這是一種面向電感、變壓器和傳輸線設(shè)計(jì)、分析與建模的完整流程。模擬與RF設(shè)計(jì)師通過(guò)Cadence RF設(shè)計(jì)方法學(xué)錦囊并結(jié)合這一新技術(shù)便可掌握無(wú)源元件的設(shè)計(jì)，迅速開發(fā)出復(fù)雜的無(wú)線SoC和RFIC。Virtuoso Passive Component Designer從感應(yīng)系數(shù)、Q值和頻率等設(shè)計(jì)規(guī)范開始，幫助設(shè)計(jì)師為他們的特定應(yīng)用和工藝技術(shù)自動(dòng)生成最適宜的感應(yīng)器件，實(shí)現(xiàn)更高的性能和更小的面積。內(nèi)置的精確3D全波解算器用于檢驗(yàn)生成的器件，不再需要專門的電感特

5、征化，并縮短了設(shè)計(jì)周期。? 智原有一套現(xiàn)成的功率分析解決方案，目前已經(jīng)成功發(fā)展到90納米級(jí)別。但由于意識(shí)到了65納米及以下級(jí)別低功耗簽收帶來(lái)的新技術(shù)挑戰(zhàn)，智原對(duì)目前市面上所有商用的功率分析和電壓降解決方案進(jìn)行了深入的評(píng)估。最終VoltageStorm功率分析被選為精確檢驗(yàn)智原的復(fù)雜低功耗設(shè)計(jì)的惟一解決方案。此外，VoltageStorm分析和Cadence SoC EncounterTM RTL-to-GDSII系統(tǒng)(智原所選的設(shè)計(jì)實(shí)現(xiàn)方案）的結(jié)合，帶來(lái)了一個(gè)卓越的解決方案，能夠在實(shí)現(xiàn)過(guò)程中優(yōu)化電源開關(guān)和去耦合電容，它被證明對(duì)智原有著極高的價(jià)值。? 事實(shí)上，Cadence的低功耗設(shè)計(jì)解決方案已被多家IC設(shè)計(jì)與制造商所采用。G2 Microsystems也已經(jīng)使用Cadence低功耗解決方案開發(fā)了創(chuàng)新的無(wú)線移動(dòng)跟蹤設(shè)備。這種完整、集成、易用的流程，基于Si2標(biāo)準(zhǔn)的通用功率格式（CPF），讓G2 Microsystems能夠?qū)崿F(xiàn)更快上市以及超低功耗的目標(biāo)。? 為了在當(dāng)前競(jìng)爭(zhēng)激烈的市場(chǎng)上獲得成功，IC設(shè)計(jì)公司需要選擇一家有著可靠技術(shù)與領(lǐng)先優(yōu)勢(shì)的公司作為合作伙伴，以確保實(shí)現(xiàn)盡可能快的上市時(shí)間。G2正是基于這樣的考慮，通過(guò)評(píng)估，最終選擇了Cadence低功耗解決方案。? 功耗已成為IC設(shè)計(jì)與制造廠商成功的關(guān)鍵因素。如今我們