1、觸發器的電路結構與動作特點：置位輸入；：復位輸入)和一對互補的數據輸出端(Q和)。Q=1,=0時，鎖存器處于置位狀態；Q=0,=1時，鎖存器處于復位狀態。 和 有四種組合，如果無效，無效，鎖存器的狀態將與初態相同；如果有效，無效，鎖存器的狀態將為Q=1,=0；如果無效，有效，鎖存器的狀態將為Q=0,=1；如果有效，有效，鎖存器的狀態將是不確定的。如何理解最后一種輸入組合呢？（a）電路結構RS鎖存器可以（并且只可以）存儲一個二進制位，要么存儲1，要么存儲0。如果我們想存儲1，就在 端加上一個負脈沖。所謂的負脈沖，就是一個由高電平跳變到低電平，然后再由低電平跳變到高電平的信號。當 由高電平跳變到低

2、電平時，=0，=1，Q=1,=0，鎖存器的狀態為1；當 由低電平跳變到高電平時，=1，=1，鎖存器的狀態保持不變，仍為1。換句話說，負脈沖到來時，鎖存器的狀態為1；負脈沖消失后，鎖存器維持這個一狀態。同理，如果我們想存儲0，我們就在 端加上一個負脈沖。那么，同時在 端和 端加上負脈沖是什么意思呢？難道既要存儲1，又要存儲0？顯然，這種要求在邏輯上是矛盾的，也是無法實現的。我們不可能提出這種無理要求。那么，這種輸入組合又是怎么出現的呢？哇！一定是干擾（或噪聲）在作怪！干擾的存在，可能會使鎖存器誤動作。假如我們要存儲“1”，我們就在端加上一個負脈沖P1當P1到來時，=0，=1，Q=1,=0。如果P

3、1結束前，在 端出現一個干擾脈沖P2，那 么我們有 0，0，Q=1, =1，問題就發生了。問題發生后，我們可就三種簡單的情況進行分析。若P2比P1先消失，我們有 0，1，Q=1, =0。在這種情況下，鎖存器的狀態為“1”；若P1比P2先消失，我們將有 1，0，Q=1, =0，在這種情況下，鎖存器的狀態為“0”；還有一種情況是P2與P1同時消失，我們將有 1，1,因為此前Q=1, =1，所以每個與非的輸入都是全“1”，由于這兩個與非門的傳輸延遲時間不同，因此工作速度稍快一些的與非門輸出率先為“0”，這將使另一個與非門的輸出保持為“1”。由于干擾脈沖的出現和消失是隨機的，我們無法預知P2

4、與P1哪個先消失。由于器件參數的離散性，我們也無法預知那個與非門的傳輸時間較短。所以，鎖存器的狀態將是不定的。RS鎖存器的用途之一是構成“防抖動電路”。我們知道，數據通常經過機械開關輸入數字系統。機械開關動作時，觸點將會抖動。抖動是指開關的兩個觸點要經歷一個常達數毫秒的接通、斷開，再接通、再斷開，循環往復，直至最后接通的過程。數毫秒的振蕩在數字系統中是不可接受的。假如開關接通表示“1”，斷開表示“0”，我們將開關接通是期望輸入一個“1”，結果卻輸入拉一連串的“1”和“0”。鎖存器或觸發器易受干擾的影響。例如，RS鎖存器的初態為0，如果在 （a）電路結構我們看到，在CP的控制下，鎖存器并非隨時受

5、輸入信號的影響。只有當CP信號為“1”時，輸入信號才會起作用。CP信號即時鐘信號，時鐘信號是數字系統的時間基準，用來協調（或同步）數字系統中各部分的動作。鑒于時鐘信號的重要性，設計者們采取各種措施保證其信號質量，使之避免干擾。在數據信號不可靠而時鐘信號相對可靠的條件下，采用窄時鐘脈沖將顯著提高鎖存器的抗干擾能力。除了改善抗干擾能力，CP信號還起另一個作用：消除競爭冒險。假如R信號由0變1，S信號由1變0，理想情況下，Q和 將同時變化，Q由1變0， 由0變1。實際上，由于傳輸路徑不同，R、S到達鎖存器會有時間差。我們不妨假設S信號落后于R信號t秒。這樣，鎖存器將在t秒內處于S=1，R=1的非正常

6、工作狀態，輸出Q=1, =1，這樣的輸出在數字系統內產生尖峰脈沖，導致邏輯錯誤。為了消除這種競爭冒險現象，我們可以引入CP信號，CP信號使鎖存器接收輸入信號的時間至少推遲了t秒，輸入信號穩定后才允許鎖存器進行邏輯運算。這種情況下，CP信號也叫選通脈沖。在集成電路（a）基本形式(a)(b)（a）電路結構 （b）圖形符號主從RS觸發器由兩個脈沖選通RS鎖存器級聯而成。這兩個脈沖選通RS鎖存器的CP信號是互補，因此前級接收信號時，后級就不接收信號；后級接收信號時，前級就不接收信號。在CP=1期間，前級接收輸入信號，后級不接收輸入信號。如果輸入信號多次變化，前級的輸出（即后級的輸入）也將隨之多次變化，

7、但后級的輸出不變。在CP由1變0那一刻，后級接收輸入信號，后級輸出將隨之變化。但是，因為CP0期間，前級不接收輸入信號，它的輸出將不再變化，它將保持CP由1變0那一刻的狀態。所以后級的輸出也將保持CP由1變0那一刻的狀態。請注意，前級的輸入就是觸發器的輸入，后級的輸出就是觸發器的輸出，所以，主從觸發器的動作特點是，在CP的一個周期內，觸發器在CP1期間接收信號，但是輸出最多變化一次。輸出變化的時刻位于CP下降沿，即CP由1變0的時刻。邊沿觸發器的抗干擾能力比主從觸發器又提高了一步。邊沿觸發器由脈沖選通鎖存器和脈沖邊沿檢測器組成。脈沖邊沿檢測器 脈沖選通鎖存器脈沖邊沿檢測器實現時鐘信號脈沖寬度變換的功能，在CP上升沿到來時，它產生一個極窄的正脈沖，一般為若干納秒。于是，脈沖選通鎖存器接收輸入信號的時間被限制在這幾納秒之內。輸入信號在這個脈沖出現時已然穩定且在脈沖持續期無變化，那么，鎖存器的輸出將僅僅取決于CP由0變1時刻的輸入。所以，邊沿觸發器的動作特點是，在CP的一個周期內，觸發器在CP的邊沿時刻接收信號并使輸出變化。如果我們不是如此倒霉，以致干擾就在CP邊沿出現的話，邊沿觸發器將不會因為干擾