1、最近幾年電子device高速化、高密度化的進步人目不暇給，電子回路也隨著這股潮流朝向高密度封裝方向發展。雖然電子device的性能獲得飛躍 般的提升，相對的造成電子device根本宿命更加復雜，也就是說祇要是與利用電氣能量的技術，注定要與電子噪訊(noise)產生無法割舍的糾纏。 所謂的噪訊(電磁波EMI: Electro Magnetic interfere與靜電SI:Static interfere )對策技術原本屬于電路設計的范疇，而不是事后防止噪訊發生或是強化耐噪訊能力，根本上必需根據設計條件賦與電路最適切的layout才是治本上策。 高速化、高密度化的沖擊 電路高速化、高密度化對噪訊

2、對策技術所帶來的沖擊，使得設計人員必需面臨圖1所示的對策技術。圖1 電路高速化、高密度化所帶來的沖擊與有效的噪訊對策技術(1).電路高速化的沖擊 電路高速化后影響最大莫過于電磁氣現象，相對于物理尺寸的電氣長度(頻率物理尺寸)，基本上因頻率數而變大，使得阻抗相對變得更加復雜，決定電流通路的阻抗(impedance)之中有兩個電抗(reactance)的影響最大，分別是: 電氣長度的增加 頻率越高相對的電氣長度也越長，這意味著即使是相同的物理尺寸，由于波長的因素，使得分布于電子組件與配線的電磁界也不盡相同。如果分布于電子組件與配線 的電磁界位相相同，且對外部都無影響時，基本上就可將處理對象視為近似

3、集中定數電路。事實上波長越短分布的電磁界位相如果不一樣時，就必需以分布定數電路 來處理。此外相對于能量行進方向所決定的電磁界特性若 不相同時，則需以三次元電磁界方式來處理。 電抗(reactance)增加的影響 幾乎所有電子組件與配線都會有阻抗、電感(inductance)、電容 (capacitance) 成份，而且各成份所受到頻率的影響程度也都不同。一般而言電子組件的阻抗、電感、電容之中，又以所謂的電抗動作成份最明顯。需注意的是上述統稱的電抗，通 常是指低頻領域所產生的現象，當頻率變高時該稱通有必要重新思考定義。有關配線在高頻領域，電流并不見的祇沿著電路圖描的配線流動，根本上電流是在阻抗較

4、 小的路徑上流動，因此電路圖未描繪處如果發生電磁界結合時就會產生電流通路，此時就必需將電路配線視為三次元電磁界進行封裝對策。 de-coupling capacitor的界限 de-coupling capacitor在噪訊對策具有非常重要的效益，因此接著要以de-coupling capacitor為例，具體說明電路高速化后的沖擊。通常將高頻成份作旁通(bypass)的電容器(capacitor)，在高頻領域并無法獲得預期 的動作效應。圖2是實驗用印刷電路板(PCB:Printing Circuit Board)上74ALVC IC周圍的近傍磁界分布狀況，由圖可以清楚看到頻率為200MHz時

5、，電容器將電源的高頻電流完整的旁通(bypass)；不過當頻率變為900MHz 時，電容器幾乎無法將電源的高頻電流旁通。流向IC的接地(ground)電流，是由接地配線trace供給，而右上方未連接處IC接腳(pin)有一股 強大的磁界流向IC芯片(chip)電源部，一般認為該現象是部分電源電流是由右上方IC，經由IC芯片路徑提供所造成的，在這種情況下即使印刷電路板的 電源配線(亦稱為導線)IC，與右上方接腳IC芯片電源部結合，電源電流依然會流通。 此外頻率為900MHz時，電源配線對的電源配線與接地配線的磁界強度并不相同，因此推測流通的電流也不相同。造成這種現象主要原因是當頻率增高時，電源

6、配線端與接地配線的阻抗差異亦隨著加大，最后導致電流的平衡度劣化。由此可知de-coupling技巧本身對噪訊對策具有決定性的影響。圖2 高頻de-coupling capacitor周圍磁界分布 (2).高密度化封裝的沖擊 電路高速化后電磁氣的擴散會縮小，對噪訊對策而言，條件變好的情況反而有增多的趨勢。若從電子電路封裝角度觀之，電路的功能幾乎被濃縮在LSI內，所以高 頻電流大多集中在LSI內，因此LSI內若未進行有效的噪訊對策的話，一旦組成電子成品后就無計可施，此外隨著IC大規模積體化，封裝時各電子組件的適用 性經常受到額外的限制，造成與性能無關的電子組件與結構體很容易受到排擠，因此利用外部屏

7、障(shield)結構作噪訊對策，與各種噪訊對策用單體組件的 適應性，今后將面臨極大的挑戰與質疑。高速、高密度化封裝的噪訊對策 (1).噪訊對策的方向 高速、高密度化封裝的噪訊對策基本上是屬于發生機制的對策技術，因此接下來要探討電磁波干擾的對策技術。電磁波干擾的強度取決于輸出入電力的輻射電力比 率，該比率則受到具天線(antenna)特性之輻射體結構影響，換言之為了抑制幅射，祇要抑制激發輻射體的電力，同時使輻射體不易產生輻射，就可獲得相 當良好的對策效果。抑制輻射體的激發電力，常用方式有兩種分別是: 降低激發電力。 設法使激發電力不會傳遞至輻射體。 有鑒于版面限制，本文將討論焦點鎖定于輻射體結

8、構對輸出入電力的輻射電力比率。(2).利用配線結構之噪訊對策討論利用輻射體結構作輻射噪訊對策之前，必需先厘清配線結構與輻射電力的互動關系。由線路產生的放射此處以micro strip為例作說明，假設:Pin:輸入電力。 Prad:輻射電力。Zo:micro strip線路的特性阻抗(impedance)。0:自由空間的特性阻抗。:波長。h:線路與接地面的間隙。Fi:由micro strip線路非連續部位決定的系數。 輸出入電力的輻射電力比率，可由下式求得: 由上式可知，輻射電力與輸入電力是由線路結構決定，為了抑制輻射必需縮小線路與接地面之間的間隔h與，加大特性阻抗Zo同時減低Fi，具體而言除了

9、開放終端之外，構造上盡可能使終端形成短路狀態，就可獲得令人滿意的效果。共振器產生的放射 實際上micro strip線路幾乎不會產生輻射，大多是由支配性輻射體的共振器造成。圖3是共振器內部輸入電力變成輻射電力的能量流動過程，依圖所示輸入電力經過幾次電 磁界結合激發共振器，共振所產生的反應能量(reactive energy)被儲存于共振器內。此處假設:Wr:共振器全反應能量的平均時間。Prad:輻射電力。Qr:輻射的Q值。:角頻率數。 輻射電力可由下式求得:Prad=Wr/Qr 換句話說輻射電力是由全反應能量電力Wr與Qr決定，Qr則取決于共振器的結構，天線模式則是常用的典型范例。圖3 共振器

10、產生輻射時的能量流動 有關共振器即使輸入電力非常小，不過共振器卻可以產生巨大的電界與磁界。雖然利用共振所獲得的反應能量，本身并不會傳遞制到外部領域，不過相對于該能量， 會有一定比率成為傳遞至遠方的輻射電力。電源與接地層通常被視為印刷電路板(PCB: Printed Circuit Board；以下簡稱為PCB)的支配性輻射體，PCB的端緣呈開放式矩形平行平板，雖然為了要抑制輻射，理論上電源與接地層的絕緣體厚度越薄效果越好， 不過基于端緣為開放式矩形平行平板的構造，同時也會決定Q值，所以放式矩形平行平板PCB并無法完全杜絕輻射，這意味著必需合并使用屏障(shield) 技術才能獲得實際效益，尤其

11、是在高速、高封裝密度回路的前提下，噪訊對策尚不完備時，有必要重新檢討配線的結構，才能將輻射降低至理想范圍內。(3).低EMI PCB 圖4是低EMI PCB抑制EMI的動作機制，由于PCB的端緣呈開放式矩形平行平板，因此成為端緣磁流的放射源。為了抑制端緣磁流的放射，所以將電源與接地層所構成的第 一接地層，和電源與接地層所構成的第二接地層，作成對稱性夾層構造，利用這種特殊設計在PCB端緣將第一接接地層-電源與電源-第二接地層的磁流(又稱為 磁界)抵銷，進而達到抑制輻射的目的，不過在頻率較高的領域，上述PCB的對稱性會劣化，產生小peak現象。有鑒于此特別把第一接地層與第二接地層的端 緣連接，如此

12、一來端緣便不會發生輻射，這種新型PCB簡稱為低EMI PCB，它的端緣幾乎全被銅電鍍層連接。如照片1是低EMI PCB實際外觀。圖4 低EMI PCB抑制EMI的動作機制照片1 低EMI PCB外觀為了驗證低EMI PCB的輻射抑制效果，因此分別以 傳統夾層結構PCB。 電源與接地層對稱化夾層結構之PCB。 電源與接地層對稱化且接地層端源鏈接，低EMI印刷電路板(PCB)。 進行最大輻射強度比較，測試條件是在6面電波暗室內，距離壁面3m，以頻譜分析儀(spectrum analyzer)量測，測試結果如圖5所示。由圖顯示由于電源與接地層之間的絕源體很薄，因此共振能量與端源磁流都呈減少趨勢，該印刷電路板雖然可以降 低輻射，不過卻殘留有電源與接地層之間共振所造成的巔峰值。圖5 低EMI PCB降低輻射的效果 表面與背面被接地層覆蓋的夾層式PCB，可抑制電磁界的對稱性所產生的放射，進而降低輻射，不過頻率超過700MHz時對，對稱性會開始劣化，進而產生微 小的巔峰值(peak)；低EMI PCB除了可以降低放射之外。還可以消除巔峰值，該PCB結構上不需要外部屏障