1、文檔供參考，可復制、編制，期待您的好評與關注！ 數(shù)字電路與邏輯設計(1)班級 學號 姓名 成績 一單項選擇題（每題1分，共10分）1表示任意兩位無符號十進制數(shù)需要（ ）二進制數(shù)。A6 B7 C8 D9 2余3碼10001000對應的2421碼為（ ）。A01010101 B.10000101 C.10111011 D.111010113補碼11000的真值是（ ）。A +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004標準或-與式是由（ ）構成的邏輯表達式。 A與項相或 B. 最小項相或 C. 最大項相與 D.或項相與5.根據(jù)反演規(guī)則，的反函數(shù)為（ ）。A.

2、B. C. D. 6下列四種類型的邏輯門中，可以用（ ）實現(xiàn)三種基本運算。A. 與門 B. 或門C. 非門 D. 與非門7 將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內(nèi)應是（ ）。 圖1A. 或非門 B. 與非門 C. 異或門 D. 同或門8實現(xiàn)兩個四位二進制數(shù)相乘的組合電路，應有（ ）個輸出函數(shù)。A 8 B. 9 C. 10 D. 11 9要使JK觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應為（ ）。AJK=00 B. JK=01 C. JK=10 D. JK=11 10設計一個四位二進制碼的奇偶位發(fā)生器（假定采用偶檢驗碼），需要（ ）個異或門。A2 B. 3 C. 4 D. 5二

3、判斷題（判斷各題正誤，正確的在括號內(nèi)記“”,錯誤的在括號內(nèi)記“×”,并在劃線處改正。每題2分，共10分）1原碼和補碼均可實現(xiàn)將減法運算轉(zhuǎn)化為加法運算。 （ ）2邏輯函數(shù)則。 （ ）3化簡完全確定狀態(tài)表時，最大等效類的數(shù)目即最簡狀態(tài)表中的狀態(tài)數(shù)目。（ ）4并行加法器采用先行進位（并行進位）的目的是簡化電路結(jié)構。 （ ）5. 圖2所示是一個具有兩條反饋回路的電平異步時序邏輯電路。 ( ) 圖2三多項選擇題(從各題的四個備選答案中選出兩個或兩個以上正確答案，并將其代號填寫在題后的括號內(nèi)，每題2分，共10分)1小數(shù)“0”的反碼形式有（ ）。A000 ； B100 ；C011 ； D111 2

4、邏輯函數(shù)F=AB和G=AB滿足關系（ ）。A. B. C. D. 3 若邏輯函數(shù)則F和G相“與”的結(jié)果是（ ）。A B 1 C D 4設兩輸入或非門的輸入為x和y，輸出為z ，當z為低電平時，有（ ）。Ax和y同為高電平 ； B x為高電平，y為低電平 ；Cx為低電平，y為高電平 ； D x和y同為低電平.5組合邏輯電路的輸出與輸入的關系可用（ ）描述。A真值表 B. 流程表C邏輯表達式 D. 狀態(tài)圖 四 函數(shù)化簡題（10分）1用代數(shù)法求函數(shù) 的最簡“與-或”表達式。（4分）2用卡諾圖化簡邏輯函數(shù) F(A，B，C，D)m(2，3，9，11，12)+d(5，6，7，8， 10，13) 求出最簡“

5、與-或”表達式和最簡“或-與”表達式。（6分）五設計一個將一位十進制數(shù)的余3碼轉(zhuǎn)換成二進制數(shù)的組合電路，電路框圖如圖3所示。（15分）圖3要求： 1填寫表1所示真值表；表1 ABCDWXYZABCDWXYZ00000001001000110100010101100111100010011010101111001101111011112利用圖4所示卡諾圖，求出輸出函數(shù)最簡與-或表達式；圖43畫出用PLA實現(xiàn)給定功能的陣列邏輯圖。4若采用PROM實現(xiàn)給定功能,要求PROM的容量為多大？六、分析與設計（15分）某同步時序邏輯電路如圖5所示。圖5(1) 寫出該電路激勵函數(shù)和輸出函數(shù)；(2) 填寫表2所

6、示次態(tài)真值表； 表2輸入X現(xiàn)態(tài)Q2 Q1激勵函數(shù)J2 K2 J1 K1 次態(tài)Q2(n+1)Q1(n+1)輸出Z(3) 填寫表3所示電路狀態(tài)表；表3 現(xiàn)態(tài)次態(tài) Q 2 (n+1) Q 1(n+1)輸出Q 2 Q 1X=0X=1Z00011011（4）設各觸發(fā)器的初態(tài)均為0，試畫出圖6中Q1、Q2和Z的輸出波形。 圖6（5）改用T觸發(fā)器作為存儲元件，填寫圖7中激勵函數(shù)T2、T1卡諾圖，求出最簡表達式。圖7圖8七分析與設計（15分）某電平異步時序邏輯電路的結(jié)構框圖如圖8所示。圖中： 要求：1根據(jù)給出的激勵函數(shù)和輸出函數(shù)表達式，填寫表4所示流程表； 表4二次狀態(tài)y2 y1激勵狀態(tài)Y2Y1/輸出Zx2x

7、1=00x2x1=01x2x1=11x2x1=100 00 11 11 02. 判斷以下結(jié)論是否正確，并說明理由。 該電路中存在非臨界競爭； 該電路中存在臨界競爭；3將所得流程表4中的00和01互換，填寫出新的流程表5，試問新流程表對應的電路是否存在非臨界競爭或臨界競爭？ 表5二次狀態(tài)y2 y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=100 00 11 11 0 八分析與設計（15分）某組合邏輯電路的芯片引腳圖如圖9 所示。圖91分析圖9 所示電路，寫出輸出函數(shù)F1、F2的邏輯表達式，并說明該電路功能。2假定用四路數(shù)據(jù)選擇器實現(xiàn)圖9 所示電路的邏輯功能，請確

8、定圖10所示邏輯電路中各數(shù)據(jù)輸入端的值，完善邏輯電路。圖103假定用EPROM實現(xiàn)圖9 所示電路的邏輯功能，請畫出陣列邏輯圖。數(shù)字電路與邏輯設計試卷A參考答案一單項選擇題（每題1分，共10分）1B ； 2C ； 3D ； 4B ； 5. A ； 6D ； 7D ； 8A ； 9D ； 10B 。二判斷題（判斷各題正誤，正確的在括號內(nèi)記“”,錯誤的在括號內(nèi)記“×”,并在劃線處改正。每題2分，共10分）1反碼和補碼均可實現(xiàn)將減法運算轉(zhuǎn)化為加法運算。 （×）2邏輯函數(shù)則。 （×）3化簡完全確定狀態(tài)表時，最大等效類的數(shù)目即最簡狀態(tài)表中的狀態(tài)數(shù)目。（）4并行加法器采用先行進

9、位（并行進位）的目的是提高運算速度。（×）5. 圖2所示是一個具有一條反饋回路的電平異步時序邏輯電路。 (×)三多項選擇題(從各題的四個備選答案中選出兩個或兩個以上正確答案，并將其代號填寫在題后的括號內(nèi)，每題2分，共10分)1AD； 2ABD； 3AC； 4ABC； 5AC 。四 函數(shù)化簡題（10分） 1代數(shù)化簡（4分）2卡諾圖化簡（共6分） 最簡“與-或”表達式為： （3分）最簡“或-與”表達式為： （3分）五設計（共15分） 1填寫表1所示真值表；（4分）表1 真值表ABCDWXYZABCDWXYZ00000001001000110100010101100111dddd

10、dddddddd000000010010001101001000100110101011110011011110111101010110011110001001dddddddddddd2利用卡諾圖，求出輸出函數(shù)最簡與-或表達式如下：（4分）3畫出用PLA實現(xiàn)給定功能的陣列邏輯圖如下：（5分）4若采用PROM實現(xiàn)給定功能,要求PROM的容量為：（2分） 六、分析與設計（15分）（1） 寫出該電路激勵函數(shù)和輸出函數(shù)；（3分） （2） 填寫次態(tài)真值表；（3分） 輸入X現(xiàn)態(tài)Q2 Q1激勵函數(shù)J2 K2 J1 K1 次態(tài)Q2(n+1)Q1(n+1)輸出Z0000111100011011000110110

11、 1 0 11 0 0 10 1 0 11 0 0 10 1 1 01 0 1 00 1 1 01 0 1 00 01 00 01 00 11 10 11 101000100 （3）填寫如下所示電路狀態(tài)表；（3分） 現(xiàn)態(tài)次態(tài) Q 2 (n+1) Q 1(n+1)輸出Q 2 Q 1X=0X=1Z0000010011011110000101110110（4）設各觸發(fā)器的初態(tài)均為0，根據(jù)給定波形畫出Q1、Q2和Z的輸出波形。（3分） （5）改用T觸發(fā)器作為存儲元件，填寫激勵函數(shù)T2、T1卡諾圖，求出最簡表達式。（3分）最簡表達式為： 七分析與設計（15分）1根據(jù)給出的激勵函數(shù)和輸出函數(shù)表達式，填流程

12、表； （5分）二次狀態(tài)y2 y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=100 000/000/001/000/00 100/000/001/010/01 111/000/011/110/01 011/001/011/110/0 2. 判斷以下結(jié)論是否正確，并說明理由。（6分） 該電路中存在非臨界競爭；正確。因為處在穩(wěn)定總態(tài)（00，11），輸入由00變?yōu)?1或者處在穩(wěn)定總態(tài)（11，11），輸入由11變?yōu)?1時，均引起兩個狀態(tài)變量同時改變，會發(fā)生反饋回路間的競爭，但由于所到達的列只有一個穩(wěn)定總態(tài)，所以屬于非臨界競爭。 該電路中存在臨界競爭；正確。因為處在穩(wěn)定總

13、態(tài)（11，01），輸入由11變?yōu)?0時，引起兩個狀態(tài)變量同時改變，會發(fā)生反饋回路間的競爭，且由于所到達的列有兩個穩(wěn)定總態(tài)，所以屬于非臨界競爭。3將所得流程表3中的00和01互換，填寫出新的流程表，試問新流程表對應的電路是否存在非臨界競爭或臨界競爭？（4分） 新的流程表如下：二次狀態(tài)y2 y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=100 001/001/000/010/00 101/001/000/001/01 111/001/011/110/01 011/000/011/110/0新流程表對應的電路不存在非臨界競爭或臨界競爭。八分析與設計（15分）1寫出電

14、路輸出函數(shù)F1、F2的邏輯表達式，并說明該電路功能。（4分）該電路實現(xiàn)全減器的功能功能。（1分）2假定用四路數(shù)據(jù)選擇器實現(xiàn)該電路的邏輯功能，請確定給定邏輯電路中各數(shù)據(jù)輸入端的值，完善邏輯電路。（5分）3假定用EPROM實現(xiàn)原電路的邏輯功能，可畫出陣列邏輯圖如下：（5分）數(shù)字電路與邏輯設計(2)一、【單項選擇題】(本大題共20小題，每小題2分，共40分)在每小題列出的四個選項中只有一個選項是符合題目要求的，請將正確選項前的字母填在答題卷相應題號處。1、和二進制數(shù)(1100110111.001)等值的十六進制數(shù)是（ A ）。A 337.2B 637.2C 1467.1D c37.42、是8421B

15、CD碼的是（ B ）。A 1010B 0101C 1100D 11113、和二進制碼1100對應的格雷碼是（ C ）。A 0011B 1100C1010D 01014、TTL電路中，高電平VH 的標稱值是（ C ）。A 0.3VB 2.4VC 3.6VD 5V5、和邏輯式相等的式子是（ D ）。A ABCB 1+BCC AD 6、若干個具有三態(tài)輸出的電路輸出端接到一點工作時，必須保證（ B ）。A 任何時候最多只能有一個電路處于三態(tài)，其余應處于工作態(tài)B 任何時候最多只能有一個電路處于工作態(tài)，其余應處于三態(tài)C 任何時候至少要有兩個或三個以上電路處于工作態(tài)D 以上說法都不正確7、A+B+C+A=（

16、 C ）。A AB C 1D A+B+C8、下列等式不成立的是（ C ）。A B (A+B)(A+C)=A+BCC AB+AC+BC=AB+BCD 9、欲對全班53個同學以二進制代碼編碼表示，最少需要二進制的位數(shù)是（ B ）。A 5B 6C 10D 5310、一塊數(shù)據(jù)選擇器有三個地址輸入端，則它的數(shù)據(jù)輸入端應有（ C ）。A 3B 6C 8D 111、以下代碼中為無權碼的為（ C ）。A 8421BCD碼B 5421BCD碼C 余三碼D 2421BCD碼12、將幅值、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為（ B ）。A 采樣B 量化C 保持D 編碼13、以下四種轉(zhuǎn)換器，（ A

17、 ）是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。A 并聯(lián)比較型B 逐次逼近型C 雙積分型D 施密特觸發(fā)器14、多諧振蕩器可產(chǎn)生（ B ）。A 正弦波B 矩形脈沖C 三角波D 鋸齒波15、N個觸發(fā)器可以構成能寄存（ B ）位二進制數(shù)碼的寄存器。A N-1B NC N+1D 2N16、同步時序電路和異步時序電路比較，其差異在于后者（ B ）。A 沒有觸發(fā)器B 沒有統(tǒng)一的時鐘脈沖控制C 沒有穩(wěn)定狀態(tài)D 輸出只與內(nèi)部狀態(tài)有關17、555定時器不可以組成（ D ）。A 多諧振蕩器B 單穩(wěn)態(tài)觸發(fā)器C 施密特觸發(fā)器D JK觸發(fā)器18、若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線加位線）

18、共有（ C ）條。A 8B 16C 32D 25619、隨機存取存儲器具有（ A ）功能。A 讀/寫B(tài) 無讀/寫C 只讀D 只寫20、只讀存儲器ROM中的內(nèi)容，當電源斷掉后又接通，存儲器中的內(nèi)容（ D ）。A 全部改變B 全部為0C 不可預料D 保持不變二、【填空題】（本大題共10小題，每小題2分，共20分；請將答案填寫在答題卷相應題號處）21、鐘控RS觸發(fā)器的特性方程為（ ）。22、如果時序邏輯電路的輸出Z僅取決于存儲電路狀態(tài)Q,而與外部輸入X無關，或該時序電路沒有外部輸入，這種電路稱為（摩爾型電路）。 23、將8k×4位的RAM擴展為64k×8位的RAM，需用（ 16）

19、片8k×4位的RAM，同時還需用一片（ 3線-8線）譯碼器。24、AD轉(zhuǎn)換器的轉(zhuǎn)換過程包括（取樣）、（保持）、（量化）和（編碼）。25、欲將一個正弦波電壓信號轉(zhuǎn)變?yōu)橥l率的矩形波，應當采用（施密特觸發(fā)器）電路。26、十進制整數(shù)轉(zhuǎn)換成二進制整數(shù)的方法是（將十進制整數(shù)除以2取余數(shù)倒讀）。27、BCD碼的中文含義是 （二十進制碼）。28、最基本的邏輯門電路有與門，（或門）和（非門）。 其中與門的特點是輸入（全為高電平），輸出（高電平）。29、邏輯門電路中，低電平通常用（0）表示，高電平通常用 （1）表示。30、七段數(shù)碼顯示器有兩種接法，稱（共陰極接法）接法和（共陽極接法）接法。三、【簡答題】（本大題共4小題，每小題5分，共20分；請將答案填寫在答題卷相應題號處）31、利用公式和定理證明。AB+BCD+AC+BC=AB+C證明：AB+BCD+AC+BC =AB+AC+BC =AB+C32、格雷碼的特點是什么？為什么說它是可靠性代碼？答：格雷碼的任意兩組相鄰代碼之間只有一位不同,其余各位都