1、一種低功耗、線性的超寬帶低噪聲放大器設計技術 張恒、范曉華摘要這次工作使用一個有源非線性電阻為高頻寬帶的應用提出了一種實用的線性技術，并用沃特拉級數分析了它的性能。這種線性技術是使用了一個寬帶共柵低噪聲放大器，并另外用兩個參考的設計去評價這種線性技術，一個標準的共柵低噪聲放大器（非線性）和一個單管晶體管的共柵低噪聲放大器。這個單管晶體管的共柵低噪聲放大器在帶寬為311GHz時，IIP3達到+6.5+9.5dBm，最大增益可達10dB，最小噪聲系數可達2.9dB。這個低噪聲放大器以1.3V的激勵源供能時功耗為2.4mW。共柵共源線性低噪聲放大器在帶寬為1.58.1GHz時，IIP3可達+11.7

2、14.1dBm，最大增益可達11.6dB，最小噪聲系數可達3.6dB，它以1.3V的激勵供能時，功耗為2.62mW。實驗的結果表明，在2.510GHz的頻率范圍里，這種線性技術把共柵共源低噪聲放大器的IIP3從3.5dB改善到了9dB。關鍵詞高頻線性、單級、超寬帶、低噪聲放大器、共柵、低功耗、RF 1、 介紹對可重新設置的多頻帶/多規格和超寬帶收發機的增加的研究已經點燃人們對寬頻低噪放設計不斷增加的興趣。一個寬頻低噪放必須提供好的輸入匹配，高度的線性和低的噪聲系數，通過多種GHz帶寬，當消耗很少的功耗和晶圓面積。為了實現寬頻阻抗匹配，一個基于帶通濾波器的寄生電感共源CMOS低噪放和一個鍺硅共射

3、低噪放已經分別在參考文獻1和2提出。這種基于帶通濾波器的超寬帶共源低噪聲放大器第一次在參考文獻3中被提出來，與超寬帶共源低噪聲放大器相比，它的功耗降低了，線性度也改善了。然而，大量的電感需要用去大量的晶圓面積，并且會增加噪聲系數1-3。使用一個共柵（CG）晶體管作為輸入匹配在4-7中被提出來，但是附加共源級會消耗更多的功率，也會降低線性度。有一種差分式的超寬帶共源低噪聲放大器采用電容交叉耦合的方式以減少噪聲系數（NF）8，但是這種交叉耦合會增加并聯RCL輸入網絡的品質因數，減少匹配的帶寬（BW）。對于超寬帶低噪聲放大器而言，一個大的設計挑戰是在一個寬的頻率范圍里有很嚴格的線性要求，因為在超寬帶

4、系統有大量的帶內干擾，還有在可重構接收機里由受阻或發射機泄露6引起的交調或互調。此外，雖然fT隨著技術的進步會增加，但線性度會變差，因為低的供能電壓和高的場遷移率效應6。因此，寬帶線性化在深亞微米CMOS工藝中是一種新的趨勢。然而，到目前為止所提出的大多數線性化方法針對的應用目標不是窄帶就是工作頻率低于3GHz 6 ， 9 17 。據作者所知，參考文獻 7 是探索頻率高達6 GHz的寬帶低噪聲放大器的線性化技術的第一次嘗試。一種適于高頻寬帶應用的線性化方法是我們所渴求的。優化的過載電壓8,10在輸入振幅相當窄的一個范圍里會導致一個線性度會提升的區域，還有增加變化過程的靈敏度。前饋失真消除技術1

5、1-17可以拓展線性改善的區域。在參考文獻11里，為了精確地拆分功率，需要用一個同軸部件，但這在實際應用中卻是不可行的。導數疊加（DS）的方法12-16使用一個附加的晶體管的非線性性來消除主要器件的失真；它涉及到MOS晶體管為三極管12或在弱反型區13-15的運行；因此，這些就是在較低的頻率時的主要效應。在CMOS工藝中使用的雙極性16可以把工作頻率提升到3 GHz。然而，在所有已報道的DS方法中存在的共同問題是在不同的工作區域內配合晶體管運行或者把 雙極型與MOS晶體管匹配是困難的，導致線性度的改善對PVT的變化高度的靈敏，以及在實踐中次優化非線性的消除。后失真的方法 17 使所有晶體管工作

6、在飽和區，同時避免了輸入匹配的衰退；然而，在頻率很高時，兩個級聯的路徑會引起線性度和帶寬的衰退18，因此在寬帶應用時需要使用許多電感來避免增益的下降6。 在本文中，介紹了一個單級低功率的超寬帶共柵低噪聲放大器，與之前已經發表的單端超寬帶低噪聲放大器相比，它有最簡單的輸入匹配網絡和最低的功耗。此外，在單級共源共柵超寬帶低噪聲放大器里采用一種線性化技術。新增的的簡單的線性化電路不影響寬帶輸入匹配，并消耗最小的功率/面積。第二部分描述了典型的CS-LNA和CG-LNA的性能。第三部分介紹了所提出的單級單晶體管UWB CG-LNA和共源共柵（雙晶體管）版本，并分析了它們的噪聲和線性度。第四部分介紹所提

7、出的線性化技術。理論和仿真進行比較，并討論了PVT變化的影響。第五部分介紹了所提出的線性化技術對LNA的S11和NF的影響。測試結果和結論分別在第六部分和第七部分給出。2.CS-LAN和CG-LAN的性能圖一 典型的電感退化共源LAN圖二 典型的共柵LAN圖三 所提出的單級單晶體管UWB CG-LAN表一 CS-LAN與CG-LAN的拓撲對比拓撲結果從Rs看進去的ZinQ匹配CS-LAN CG-LAN 圖一和圖二分別給出了一個典型的電感退化共源低噪聲放大器（CS-LAN）19和一個共柵低噪聲放大器（CG-LAN）。gs1是從柵極到源極的寄生電容。它們的輸入阻抗Zin（S）是從Rs看進去的，輸入

8、匹配網絡的品質因數Q匹配已經在表一列出來了。為了簡單起見，所有其它的寄生和襯底效應忽略不計。較低的Q匹配將會產生較寬的帶寬。因為共源低噪聲放大器相對高的Q值，沒有先進的設計技術，共源低噪聲放大器就達不到超寬帶的匹配要求1,2,21。 然而，共柵低噪聲放大器有一個低Q值的并聯諧振網。例如，Cgs1=0.3PF時，將得到Q匹配（f=5GHz）=0.24，因此BW=21GHz。因為Q匹配與Cgs1成比例，Q匹配將會減小，因此，隨著技術尺度BW將會增加。因此，不用很多額外的元件，CG-LAN就很容易實現寬帶阻抗匹配，并且顯著的節約了面積和避免了片內電阻的阻值損耗3-8。除了簡單和穩健的輸入匹配結構外，

9、CG-LAN還有更好的線性度，更低的功耗和更好的輸入輸出隔離3。CS-LAN的NF通常比CG-LAN的好，因為CG-LAN的NF受限于1/gm輸入匹配。然而，在工作頻率W0/WT的比率較高時，CG-LAN有更好的噪聲性能，因為它的引起的柵噪聲只對0/T產生很小的影響，然而CS-LAN的噪聲卻是與0/T成正比的20。3、所提出的低功耗單級UBW CG-LANA所提CG-LAN的設計依據這篇文章詳細介紹了兩個單級UBW CG-LAN 在0.13m CMOS 工藝中的設計一個是單個晶體管的，另一個是兩個晶體管的（共源共柵）。它們的基本拓撲結構已在圖三和圖四中給出來了。Cgs1和Cpad分別是晶體管M

10、1和輸入端口的寄生電容。M3和M4構成一個緩沖器，驅動測試設備，同時仿真混頻器的輸入阻抗。Ls、LD和Lc 是片內螺旋電感。Ls 、Cgs1、Cpad和M1的等效阻抗構成一個低Q值的并聯諧振網絡。在整個帶寬范圍內，適當地選擇的諧振頻率和與從輸入到Rs相匹配的Q值。電感LD被用于實現平坦的增益1-5,8,19。單晶體管LNA是最簡單的超寬帶低噪聲放大器（LNA）拓撲結構。添加的晶體管M2（圖4）可以提高隔離和增加低頻增益約2-3分貝；但是，M2的寄生電容在高頻率時會降低增益、線性度和NF 18，22。插入電感Lc可以部分地補償降低3。 圖四 所提出的單級共源共柵UBW LANB.所提出的CG-L

11、AN的噪聲分析圖三和圖四中CG_LAN的總跨導由下式給出： 式中Zin（S）已在表一定義。LAN的噪聲系數（忽略ro）是式中、和是工藝相關的參數19。因為Lc部分地抵消共源共柵晶體管M2的源極的寄生電容，即使在相對高的頻率下，其對噪聲的貢獻仍然比M1少得多。噪聲主要受控于熱噪聲（第二項），這大部分與頻率無關。在帶寬內，與頻率相關的柵噪聲（第三項）和電阻噪聲（第四項）的頻率整形導致CG-LN噪聲系數有一個小的變化。CS-LNA的噪聲系數的表達式和這兩個低噪聲放大器（LNA）拓撲結構的詳細的比較可以在參考文獻20中找到。C.CG輸入級的線性分析圖三和圖四的CG-LAN的輸入級的等效電路圖5給出了線

12、性分析的小信號模型，其中ZM1是從M1的漏極看進去的阻抗。M1的漏極電流的可以建立三階模型為Ids1=-gm1u1=+g2u12-g3u13式中gm1、g2和g3分別是主要的跨導和第二/第三階非線性系數。由于電容和電感（非靜態）的影響對LNA的線性度有重要的作用，這工作用Volterra級數計算與頻率相關的諧波失真系數。源極電壓V1、漏極電壓V2和輸入電壓Vin之間的關系可以以下三階公式 ：V1=A1()oVin+A2（1，2）oVin2+A3（1，2，3）oVin3 （4）V2=C1（）oVin+C2（1，2）oVin2+C3（1，2，3）oVin3 （5） 式中“o”是Volterra級數

13、的運算符23。通過求解KCL方程式，我們得到Volterra的第一和第三階的核心表達式：式中，H（）表示輸入電壓比上非線性漏極電流所得的跨阻。表明二階（goB）和三階（g3）非線性系數是如何影響三階失真的。M1源極的電容效應與電感Ls形成共振，因此在BW內B（）仍然很小。因此，在輸入匹配時，H（）可以被簡化成與頻率無關的表達式，如下：（5）中Volterra的核心計算公式為線性的ZM1致使Ci（）和Ai（）（i=1,3）之間的聯系是線性的，電壓V2是V1線性化后的結果；但是，如果ZM1是非線性的，V2就是V1的失真值。IIP3的表達式可以寫為7 C1（）通常是由設計參數確定，因此，低失真是通關

14、減少C3（1，2，3）（即，通過減小|（，1+2）|）來實現的。對處于飽和區的MOS晶體管來說，g3是負的，goB是正的，所以同時減小g3和goB可以增加的IIP3。在LNA中第二階反饋路徑對第三階失真的影響包括柵漏電容Cgd13和源退化電感Ls14，15。在CG-LNA中，M1的柵極交流接地，減少了從Cgd的反饋。因此，由二階非線性造成的第三階失真小于在CS-LNA的。第四部分的C把這些理論計算和仿真結果進行了比較。匹配時，輸入阻抗Zin的估計值為1/gm1，式（1）可變為 對電阻源退化晶體管而言，等式（14）是相同的。因此，電阻退化的線性的優點對CG-LNA仍然是成立的。從上面的討論可以看

15、出，CG-LNA比CS-LNA具有更好的線性度。4 提出的高頻線性化技術A. 線性化方法的概念圖六 所提線性的單級共源共柵 UBW CG-LAN共源共柵低噪聲放大器（LNA）的線性比具有比單晶體管LNA略差些，因為動態余量減少了。因此，在共源共柵低噪聲放大器（LNA）中采用所提出的線性化技術實現，如圖6所示。電感Lc、M1漏極的寄生電容和M2源極的寄生電容形成一個寬頻帶型網絡 。選擇合適的Lc可以抵消電容的影響，在整個BW內產生有效的短路。在此條件下，來自M2的非線性可以忽略不計18，剩下的M1是非線性的主要來源。二極管連接晶體管M1a使M1線性化，如下。首先，建立M1和M1a的漏極電流表達式

16、為下一步，假設V2和V1的關系式為 式中，b1-b3為通常是與頻率相關的，并且可以從仿真中提取。實際上，型網絡抵消了b2和b3在所需頻率的影響3。兩個非線性電流i1和i1a，在節點V2疊加起來，產生輸出電流i2：為了獲得好的IIP3，輸出電流的第三階失真（第三項（18）應接近零。低噪聲放大器（LNA）最初設計時，要滿足輸入匹配、增益、NF和功耗的要求。接著，為了達到最優線性化，添加M1a用以介紹額外的自由變量gma、g2a和g3a。圖7闡明了這種線性化技術。M1a的抽頭電壓V2和反疊M1的非線性漏極電流，可以部分消除二階和三階失真。雖然M1a可以也部分抵消了線性項，但它并不顯著地降低增益/ N

17、F，因為其偏置比M1小得多。最后，注意到M1和M1a使用相同的方法提高匹配，因此諧波被消除。圖七 線性化技術的概念B. 用Volterra級數進行高頻率分析圖8顯示了CG-LNA高頻失真分析的原理圖。由于與M1漏極相關的寄生電容被LC型網絡吸收，它在這里不用建模。無源負載電阻遠小于晶體管的輸出電阻，因此，我們也忽略了由非線性的ro引起的失真。分析僅到三階，假設一個弱非線性的電路。解決KCL方程式（4）和（15）-（17），第三階失真輸出電流可以計算為式中2是兩個測試信號的頻率。解方程（19）可以獲得最佳的IIP3。在工作頻率，B（）0，因此H（）是頻率的衰減函數。如果1+2落在帶內，H（1+2

18、）與頻率相關很很小。如果1+2落在帶外， 由于低Q值的輸入匹配網絡， H（1+2）的虛部遠小于實部，使得與頻率相關的效應依然很小。因此，在公式（19）中所有的四個項相對于頻率大致恒定的，因此這種線性化技術增加了帶寬。這已被后面給出的測量結果所驗證。圖八 高頻線性分析的等效電路C. 解析表達式和仿真結果的比較圖9比較了用Volterra級數計算的IIP3和用SPICE計算出的IIP3。間隔100 MHz的兩個-20 dBm的測試信號作用于共源共柵CG-LNA ，從1GHz到10 GHz進行掃描。如圖9所示，理論預測的IIP3頻率的關系相當不錯，在1-10 GHz的帶寬內最大偏差小于2 dB。得到

19、的Volterra級數公式也可以預測IIP3的變化就像一個雙音間距的函數，如將在第6節中提出的那樣。圖九 有無采用線性化的共源共柵LNA的解析表達式（13）和（19）的理論IIP3與利用SPICE仿真的比較，使用-20 dBm功率電平的間距100 MHz的兩個測試信號。D. 工藝和溫度的變化為探討提議的線性化技術的溫度靈敏度，布局后的IIP2/IIP3 仿真在-40OC，27OC，85OC下進行。IIP2的測試，一個信號固定在2.4 GHz和其他信號固定為5.4，3.1，和5.6 GHz。IIP3的測試使用30 MHz的間隔信號。在所有的情況下，Pin=-20 dBm。3 GHz、5 GHz和

20、8 GHz在表II表示互調頻率（IM2和IM3）。整個溫度范圍內，IIP3和IIP2分別實現4.4dB和4.7dB以上的改善。表2相對于溫度的線性改善（布局后的仿真 ，用2個在-20dB的輸入信號） 溫度互調頻率-40OC27OC85OCIIP3改善（dB）3GHZ11.58.26.15GHZ8.27.868GHZ9.15.84.4IIP2改善（dB）3 GHZ10.28.54.75 GHZ14.71310.68 GHZ9.475.3溫度變化的主要影響在gm（T）和gma（T），因為M1和M1a都工作在飽和區，并有相同的單位尺寸，良好的匹配得到保證，因此隨著溫度變化保持有很大的失真消除。為了檢

21、查工藝變化的影響，布局后的仿真以20的變化率在M1a的尺寸下進行。在整個帶寬內，IIP3和IIP2分別都可以改善7 dB和5dB以上。這些結果驗證了在很寬的頻率范圍內，隨著工藝和溫度變化，這種線性化技術的有效性。5 這種線性技術對S11和噪聲系數的影響因為gm，M1agm，M2，無論有無線性晶體管M1a， CG-LNA中從Rs看進去的輸入阻抗Zin（s）幾乎是一樣的。因此，M1a沒有顯著地影響匹配。這在仿真和測量中都得到了證實。M1a的信道噪聲和柵感應噪聲出現在低噪聲放大器（LNA）的輸出端為來自M1a的噪聲貢獻與其跨導（即，gm1a）成正比，該跨導遠小于gm1。所提的線性共源共柵CG-LNA

22、的噪聲系數可以計算為：在式（24）中，最后兩項是來自線性化電路的額外的噪聲貢獻，而前四項是來自沒有線性的共源共柵CG-LNA的噪聲，就像在公式（2）中表示的那樣。 第5項是M1a的信道噪聲，它比M1的信道噪聲小，gm1a/gm1為其比例因子（在我們的設計中取0.07）。第6項柵感應噪聲為（gm1a/g1）3=3.4e-4，比M1的柵噪聲小幾倍。因此，在整個測量帶寬內NF的下降是很小的小于0.6 dB 。基于以上的討論所提的線性化技術并不會明顯地影響輸入匹配和NF。6 測試結果單晶體管和一共源共柵單級UWB CG-LNA都是用 UMC 0.13m CMOS技術制造的。所提的線性化技術應用于共源共

23、柵LNA。該芯片的顯微照片如圖10所示。 單晶體管CG-LNA核的面積為320m420m，共源共柵CG-LNA核的面積為480m 480m。輸出緩沖的作用是使用制造的獨立緩沖區的測量結果從LNA+緩沖區的測量去埋。 （a） （b）圖10單晶體管UWB CG-LNA（a）及共源共柵UWB CG-LNA（b）的芯片顯微照片A. 單晶體管CG-LNA圖11現示了在3-11 GHz的帶寬內，以最大變化率1.5dB測量得得最大增益S21=10dB。在高頻（高達12 GHz）S11-10dB，但頻率在3GHz左右時略有下降。圖12表明在3-10GHz的帶寬內，最低NF為2.9 dB并且變化率0.7 dB。

24、圖11 單級單晶體管CG-LNA（圖3）的S11和S21圖12單晶體管CG-LNA的NF的測量和仿真在寬帶工作時，實際是間隔很大的信號控制IIP3和IIP2。例如，對UWB系統潛在干擾包括GPS，PCS/ DCS，UMTS，ISM波段（802.11 b / g，藍牙，Zigbee，IEEE 802.15.2，微波爐），WiMax和IEEE 802.11a 。因此，需要考慮來自幾十MHz到GHz之間頻率間隔的干擾的互調產物。為測量IIP2，一個輸入信號被固定在5.2 GHz，而其他的從3 GHz至9 GHz變化。為了測量IIP3，我們使用了兩個信號，具有30 MHz的間距，固定在：2.8 GHz

25、、4.1 GHz、5.1 GHz、6.1 GHz、，7.1 GHz、8.1 GHz、9.1 GHz、10.1 GHz、和11.1 GHz。圖13展示了測得的單晶體管LNA 的IIP2/3性能。IIP2/3分別用IIP2=2Pin-PIM2和IIP3=Pin+0.5*（Pin-PIM3）來計算，其中Pin是兩信號測試中一個測試信號的輸入功率，PIMk表示第k階互調信號的輸入參考功率。在所有的情況下，輸入信號的Pin=-20 dBm。正如圖中所示，單晶體管LNA 的IIP2達到5-15 dBm，IIP3達到6.5-9.5 dBm。共源共柵LNA中，測得的IIP3與頻率間隔（fin）的相對關系將在后

26、面給出。這個UWB單晶體管的低噪聲放大器的電源為1.3V，功耗僅為1.85毫安。圖13 不同的輸入頻率下，單晶體管LNA的IIP2和IIP3的實驗B. 共源共柵CG-LNA圖14顯示了在2.7-12 GHz的頻率范圍內，S113.3 dB，最好的情況改善高達10dB。這些結果證實了在很寬的頻率范圍內，所提線性化技術的有效性和可靠性。因為我們的技術利用了所有在飽和區的晶體管，我們獲得比以前報道的采用混合匹配三極管/弱反轉晶體管12 - 15 的方法好得多的匹配。為了檢查雙信號間距（fin）IIP3的靈敏性，IIP3的測量是一個輸入信號固定在5 GHz，而其他的從5.01 GHz到7 GHz的改變

27、。圖19示出了實驗和理論結果（13）和（19）的IIP3，是fin的一個函數。當fin從10 MHz增長到200 MHz時，IIP3時降低了4dB，并當fin增長高于2 GHz時保持相對的穩定，變化于小于1dB。在（7） - （13），（19） - （21）的Volterra級數分析也表明了這一趨勢。當fin小時，Ls和Cgs1構成的并聯回路在輸入端有很大的導納（即，B（）很大），導致更大的H（）、更小的goB和由此產生更小的三階失真系數。隨著fin增加，B（）降低了，在整個帶寬內仍然很小，因為低Q值的諧振網絡。圖17相對于互調頻率的IIP3（共源共柵LNA）的測量（10個樣本）圖18相對于互

28、調頻率的IIP2（共源共柵LNA）的測量（10個樣本）圖19有/無線性化共源共柵LNA的IIP3的實驗和理論結果，是一個頻率間隔為20dB的輸入信號的函數D. 增益和線性度這兩個低噪聲放大器（LNA）的增益是低的，因為：1）他們只有一階;2）它們的S受限于輸入匹配;3）它們的輸出阻抗低（由于動態余量有限）。IIP3高不是因為低增益，是因為主要的非線性來源是輸入晶體管的漏極電指，因此一個高阻抗負載將不會降低線性只要它是線性的，并且不干擾晶體管的偏置點。為了證明這一點，進行一個仿真：保持輸入晶體管的偏置為常數，因此gm、gds和Ids也是常數;改變負載電阻RD，并保持晶體管的漏源電壓恒定而改變電源

29、電壓。電感LD也將進行調整，以維持在整個帶寬的平坦增益。在這種方式中，我們可以改變LNA的增益，來看它對IIP3的影響。要使用兩個-20dBm功率的3.5 GHz和3.65 GHz的測試信號。圖20所示，當增益從6.8 dB到15.8dB變化時，無線性共源共柵LNA的IIP3降低3.15dB；;但通過在整個增益的變化范圍內采用這種線性化技術，IIP3會提高3.5-6.5dB。線性共源共柵LNA的增益增加，IIP3會有2dB小的變化，證明了高IIP3不是由于增益低。仿真結果也證明了，不管LNA的增益是多少，提出的線性化技術都是有效的。因此，作為一種通用的線性化技術，它可以被應用到其他的LNA拓撲

30、結構，無論是高增益還是低增益。唯一的條件是，為了不對原始LNA造成負載，線性化的元件必須被添加到一個低阻抗節點。該仿真還表明，LNA具有獲得更大增益的潛力，從而也有更好的NF，同時保持優良線性度。這仍然保持低功耗的優點，但要以較大的面積和電源電壓為代價。但是，在很多應用中，RF功率放大器和基帶的模擬信號處理電路也要在高于1.2V的電源電壓在運行6，25，使這是一個可行的可供選擇方案。在UWB脈沖無線電應用中，整個帶寬的線性相位響應也需要相位失真最小化，并能正確地恢復所發送的信號。有和沒有線性化的共源共柵LNA的S21相位與頻率關系已被仿真，并在整個帶寬的最大的群延遲變化14。這種線性化技術只增

31、加了微不足道的群延遲偏差。圖20 相對增益的IIP3仿真所提出的低噪聲放大器（LNA）和之前已發表的超寬帶低噪聲放大器（LNA）技術發展水平的實驗結果總結于表三。為了比較不同的拓撲結構，我們包括表中兩個參量的指標（FOMS）FOM8，它不包括線性度和FOM II 24，為：式中Gainaverage是平均增益，Faverage 是整個頻率范圍內的平均噪聲系數，Pdc是LAN核的功耗。從表III中，我們所提出的低噪聲放大器（LNA）用少得多的功率比，實現與IIP3此前公布的最佳的線性度8和28。這是主要是由于簡單的輸入匹配網絡、單級體系結構和提出的線性化技術。所有這三個建議低噪聲放大器（LNA）

32、展示了可比的FOM，當和其他最先進的超寬帶低噪聲放大器（LNA）相比時，有更好的FOMII。線性化的共源共柵LNA的FOM_呈現的一個2.4的因子超過先前在28報道的結果。表3指標3dB BWGHzS11dBS21dBNFdBIIP3dBIIP2dBPower（core）dBAreadBFOMFOMCMOSProcessST CGLAN311-7.57102.93.66.59.55152.40.3822.31490.13mCascode CGLAN0.88.4-99.612.63.35.53.98.55）1.813.95)2.60.5821.81090.13mLinearized CGLAN1

33、.58.1-98.611.73.6611.714.15）7.6235)2.620.5812.9261.60.13m1STD LAN2.39.2-9.96.39.349-6.72-3791.11.20.20.18m1TW LAN2.49.5-9.47.410.4 4.29-8.82）-10091.11.50.20.18m40.410-10912.4 4.46.5-62）-120.423.90.970.18m51.211.9-116.79.7 4.55.1-4.9-6.29.820200.591.850.520.18m70.25.2-101315.62.93.50418345)140.0099.2

34、216.2265nm8LAN#1 1)1.310.7-66.18.54.45.37.48.3-4.51.05.6334.50.18m8LAN#21)1.312.3-65.28.24.65.57.69.1-4.51.07.451.40.18m253.110.6-9.913.716.52.12.9-8.5-5.1-90.8735.978.10.13m260.16.5-10171934.2+1+44)12-26.3733.230.13m27211-891256-43）-16.80.72.10.990nm2828-122.5+12-18-6.77107.465nm290.610-103+6-306)-

35、45nm1）差動LAN 2) 在6GHz 3）在4GHz 4）仿真 5）多個樣本 6）Vtol 轉換器7 結論在本文中，為超寬帶低噪聲放大器（LNA）提出了一個實用的線性化技術，還有給出了采用Volterra級數對線性的詳細分析，它對仿真和實驗結果顯示出很好符合。在本文中提出了三種低功耗的單級UWB CG-LNA，它們聚集于共源共柵LNA的線性化。 所提沒有線性的低噪聲放大器（LNA）的線性度也不錯，因為CG和單級的拓撲結構。超寬帶低噪聲放大器（LNA）的設計和制造都是采用0.13m UMC CMOS工藝技術。因為所有晶體管的工作在飽和區，相對工藝和溫度的變化，我們獲得了一個很大的線性度改進。

36、實驗證明，在2.5-10GHz的頻率范圍內，所提的線性化方法的IIP3從3.5dB改善到了9dB。測量的結果與已發表的超寬帶低噪聲放大器的最先進水平的比較，我們提出的線性LIN-UWB LNA達到極佳的線性度，并要比以前出版的作品消耗少得多的功率。作者要感謝聯電提供的芯片制造。他們也想感謝W. Ho, S. Park、 X. Chen、E. Pankratz、 Dr. H. Tong,、M. El-Nozahi、 Dr. C. Xin,、Dr. J. Xiao、Dr. X. Guan,、H.A. Aslanzadeh,、S. Ganesan 和 A. Amer為他們提供的技術討論。參考文獻1

37、A. Bevilacqua and A. M. Niknejad, “An ultrawideband CMOS lownoise amplifier for 3.110.6 GHz wireless receivers,” IEEE J. Solid-State Circuits, vol. 39, no. 12, pp. 22592268, Dec. 2004.2 A. Ismail and A. A. Abidi, “A 310 GHz low noise amplifier with wideband LC-ladder matching network,”IEEE J. Solid-

38、State Circuits, vol. 39, no. 12, pp. 22692277, Dec. 2004.3 X. Fan, E. Snchez-Sinencio, and J. Silva-Martinez, “A 3 GHz10 GHz common gate ultrawideband low noise amplifier,” in Proc. IEEE Mid-west Symp. Circuits and Systems, Aug. 2005, pp. 631634.4 K. Chen, J. Lu, B. Chen, and S. Liu, “An ultra-wide-

39、band 0.410 GHz LNA in 0.18 m CMOS,”IEEE Trans. Circuits Syst. II, Express Briefs , vol. 54, no. 3, pp. 217221, Mar. 2007.5 C. F. Liao and S. I. Liu, “A broadband noise-canceling MOS LNA for 3.110.6-GHz UWB receiver,” IEEE J. Solid-State Circuits , vol. 42, no. 2, pp. 329339, Feb. 2007.6 W. Chen, G.

40、Liu, B. Zdravko, and A. M. Niknejad, “A highly linear broadband CMOS LNA employing noise and distortion cancellation,” IEEE J. Solid-State Circuits , vol. 43, no. 5, pp. 11641176, May 2008.7 S. C. Blaakmeer, E. A. M. Klumperink, D. M. W. Leenaerts, and B. Nauta, “Wideband balun-LNA with simultaneous

41、 output balancing, noise-canceling and distortion-canceling,” IEEE J. Solid-State Cir-cuits , vol. 43, no. 6, pp. 13411350, June 2008.8 S. Shekhar, J. S. Walling, and D. J. Allstot, “Bandwidth extension tech-niques for CMOS amplifiers,” IEEE J. Solid-State Circuits, vol. 41, no. 11, pp. 24242438, No

42、v. 2006.9 J. Jussila and P. Sivonen, “A 1.2-V highly linear balanced noise-can-celling LNA in 0.13- m CMOS,”IEEE J. Solid-State Circuits, vol. 43, no. 3, pp. 579587, Mar. 2008.10 V. Aparin, G. Brown, and L. E. Larson, “Linearization of CMOS LNAs via optimum gate biasing,” in IEEE Int. Circuits Syst.

43、 Symp. , Van-couver, BC, Canada, May 2004, vol. IV, pp. 748751.11 Y. Ding and R. Harjani, “A +18 dBm IIP3 LNA in 0.35 m CMOS,” in IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, San Francisco, CA, Feb. 2001, pp. 162163.12 Y. S. Youn, J. H. Chang, K. J. Koh, Y. J. Lee, and H. K. Yu, “

44、A 2 GHz 16 dBm IIP3 low noise amplifier in 0.25 m CMOS technology,” inIEEE ISSCC Dig. Tech. Papers , 2003, pp. 452453.13 T. W. Kim, B. Kim, and K. Lee, “Highly linear receiver front-end adopting MOSFET transconductance linearization by multiple gated transistors,” IEEE J. Solid-State Circuits, vol.

45、39, no. 1, pp. 223229, Jan. 2004.14 V. Aparin and L. E. Larson, “Modified derivative superposition method for linearizing FET low-noise amplifiers,” IEEE Trans. Microw. Theory Te ch ., vol. 53, no. 2, pp. 571581, Feb. 2005.15 S. Ganesan, E. Snchez-Sinencio, and J. Silva-Martinez, “A highly linear lo

46、w noise amplifier,” IEEE Trans. Microw. Theory Tech. , vol. 54, no. 12, pp. 40794085, Dec. 2006.16 C. Xin and E. Snchez-Sinencio, “A linearization technique for RF low noise amplifier,” in IEEE Int. Circuits Syst. Symp. , Vancouver, BC, Canada, May 2004, vol. IV, pp. 313316.17 N. Kim, V. Aparin, K.

47、Barnett, and C. Persico, “A cellular-band CDMA 0.25 m CMOS LNA linearized using active post-distortion,” IEEE J. Solid-State Circuits , vol. 41, no. 7, pp. 15301534, Jul. 2006.18 X. Fan, H. Zhang, and E. Snchez-Sinencio, “A noise reduction and linearity improvement technique for a differential casco

48、de LNA,” IEEE J. Solid-State Circuits , vol. 43, no. 3, pp. 588599, Mar. 2008.19 T. H. Lee , The Design of CMOS Radio-Frequency Integrated Cir-cuits . Cambridge, U.K.: Cambridge Univ. Press, 1998.20 W. Zhuo, X. Li, S. Shekhar, S. H. K. Embabi, J. Pineda de Gyvez, D. J. Allstot, and E. Sanchez-Sinencio, “A capacitor cross-coupled common-gate low noise amplifier,” IEEE Trans. Circuits Syst. II, Ex-press Briefs , vol