1、11計算機系統結構的層次結構由高到低分別為應用語言機器級，高級語言機器級，匯編語言機器級，操作系統機器級，傳統機器語言機器級，微程序機器級12計算機系統弗林分類法，把計算機系統分成單指令流單數據流(SISD)、單指令流多數據流(SIMD)、多指令單數據流和多指令多數據流四大類。13透明指的是客觀存在的事物或屬性從某個角度看不到，它帶來的好處是簡化某級的設計，帶來的不利是無法控制。22數據結構和數據表示之間是什么關系？確定和引入數據表示的基本原則是什么？數據表示是能由硬件直接識別和引用的數據類型。數據結構反映各種數據元素或信息單元之間的結構關系。數據結構要通過軟件映象變換成機器所具有的各種數據表

2、示實現，所以數據表示是數據結構的組成元素。（2分）不同的數據表示可為數據結構的實現提供不同的支持，表現在實現效率和方便性不同。數據表示和數據結構是軟件、硬件的交界面。（2分） 除基本數據表示不可少外，高級數據表示的引入遵循以下原則： （1）看系統的效率有否提高，是否養活了實現時間和存儲空間。 （2）看引入這種數據表示后，其通用性和利用率是否高。13計算機組成指的是計算機系統結構的邏輯實現，包括機器級內的數據流和控制流的組成及邏輯設計等。計算機實現指的是計算機組成的物理實現，。21、軟件和硬件在什么意義上是等效的?在什么意義上是不等效的?邏輯上等效，性能、價格、實現難易程度上不一樣。22說明翻譯

3、和解釋的區別和聯系.區別：翻譯是整個程序轉換，解釋是低級機器的一串語句仿真高級機器的一條語句。聯系：都是高級機器程序在低級機器上執行的必須步驟。19計算機系統結構也稱計算機體系結構，指的是傳統機器級的系統結構。它是軟件和硬件/固件的交界面，是機器語言匯編語言程序設計者或編譯程序設計者看到的機器物理系統的抽象。15引入數據表示的兩條基本原則是：一看系統的效率有否提高；二看數據表示的通用性和利用率是否高。19一種浮點數有1位符號位，階碼為7位移碼，尾數8位與符號位一起采用原碼的規格化表示，基數為2，該浮點數可表示的最大數為 ，可表示的最小數為。移碼（又叫增碼）是符號位取反的補碼，一般用做浮點數的階

4、碼，引入的目的是為了保證浮點數的機器零為全0。 移碼的定義：設由1位符號位和n位數值位組成的階碼，則 X移=2En + X -2nX 2n 例如： X=1011 X移=11011 符號位“1”表示負號 X=1011 X移=00101 符號位“0”表示正號23何謂指令格式的優化?簡要列舉包括操作碼和地址碼兩部分的指令格式優化可采用的各種途徑和思路。指令格式的優化指如何用最短位數表示指令的操作信息和地址信息，使程序中指令的平均字長最短。操作碼的優化 采用Huffman編碼和擴展操作碼編碼。 對地址碼的優化： 采用多種尋址方式; 采用0、1、2、3等多種地址制;在同種地址制內再采用多種地址形式，如寄

5、存器-寄存器型、寄存器-主存型、主存-主存型等; 在維持指令字在存儲器內按整數邊界存儲的前提下，使用多種不同的指令字長度。18CISC的中文意義是復雜指令計算機，RISC的中文意義是精簡指令計算機。23簡要比較CISC機器和RISC機器各自的結構特點，它們分別存在哪些不足和問題?為什么說今后的發展應是CISC和RISC的結合? CISC結構特點：機器指令系統龐大復雜。RISC結構特點：機器指令系統簡單，規模小，復雜度低。CISC的問題： (1)指令系統龐大，一般200條以上； (2)指令操作繁雜，執行速度很低； (3)難以優化生成高效機器語言程序，編譯也太長，太復雜； (4)由于指令系統龐大，

6、指令的使用頻度不高，降低系統性能價格比，增加設計人員負擔。RISC的問題； (1)由于指令少，在原CISC上一條指令完成的功能現在需多條RISC指令才能完成，加重匯編語言程序設計負擔，增加了機器語言程序長度，加大指令信息流量。 (2)對浮點運算和虛擬存儲支持不很強。 (3)RISC編譯程序比CISC難寫。 由于RISC和CISC各有優缺點,在設計時，應向著兩者結合，取長補短方向發展。8看下述程序段：（ ）k：R5=R2k+1：R0=R1R4k+2：R2=R51k+3：R4=R0R3k+4：R3=R4-1K+5：k和k+2之間發生的是什么數據相關I. 先寫后讀相關II.寫-寫相關III. 先讀后

7、寫相關A.只有IB.只有I、IIC.只有I、IIID.以上都不對1開發并行的途徑有（ ），資源重復和資源共享。A、多計算機系統B、多道分時C、分布式處理系統D、時間重疊18“一次重疊”解釋時，第K+1條指令需等K條指令執行后才能形成，稱此時發生了“指令相關”。若第K條指令的結果數地址與第K+1條指令的源數地址一樣時，稱發生了“先寫后讀相關”。24為提高流水線效率可采用哪兩種主要途徑來克服速度瓶頸？為提高流水線效率可采用瓶頸希再細分（2分）和瓶頸段并聯（3分）兩種主要途徑來克服速度瓶頸。21簡要解釋提高計算機系統并行性的三個技術途徑。（1）時間重疊：引入時間因素，是讓多個處理過程在時間上相互錯開

8、，輪流使用同一套設備的各個部分，以加快硬件周轉來贏得速度。（2）資源重復，是引入空間因素，通過重復設置硬件資源來提高性能。（3）資源共享，是用軟件方法讓多個用戶按一定時間順序輪流使用同一套資源來提高其利用率，相應也就提高了系統的性能。6磁盤外部設備適合于連接到（ ）A字節多路通道B數組多路通道或選擇通道C選擇通道或字節多路通道D數組多路通道或字節多路通道14輸入輸出系統的發展經歷3個階段，相應對應于3種方式，即程序控制IO(包括全軟的、程序查詢的、中斷驅動的)、直接存儲器訪問（DMA）和I/O處理機方式。3浮點數尾數基值rm=8，尾數數值部分長6位，可表示規格化正尾數的個數是（ ）A56個B6

9、3個C64個D84個9當浮點數的尾數基值為（ ）時，其表數效率最高（假如不考慮隱藏位）。 A、16 B、 8 C、4 D、2 2為使虛存系統有效地發揮其預期的作用，所運行的程序應具有的特性是（）。A.該程序不應含有過多的I/O操作B.該程序的大小不應該超過實際的內存容量C.該程序應具有較好的局部性D.該程序的指令相關不應過多7在Cache存儲器中常用的地址映象方式是（ ）A全相聯映象B頁表法映象C組相聯映象D段頁表映象10設主存和輔存的平均訪問時間分別為10-6秒和10-2秒，若要使虛擬存儲器的主存-輔存層平均時間達到10-4，問至少應保證主存訪問命中率為多少 ？（ ）C.0.99 2為使虛存

10、系統有效地發揮其預期的作用，所運行的程序應具有的特性是（）。A.該程序不應含有過多的I/O操作B.該程序的大小不應該超過實際的內存容量C.該程序應具有較好的局部性D.該程序的指令相關不應過多10在計算機系統設計中，比較好的方法是（）。A、從上向下設計B、從下向上設計C、從兩頭向中間設計D、從中間開始向上、向下設計16在存儲體系中，Cache存儲器對應用程序員是透明的，對系統程序員是透明的。17虛擬存儲器按映象算法不同，存儲管理方式有段式、頁式和段頁式3種。20影響主存命中率的主要因素有：程序在執行過程中的頁地址流分布情況，所采用的頁面替換算法，頁面大小、主存儲器的容量以及所采用的頁面調度方法。

11、24對于二級虛擬存儲層次，其等效訪問時間與主、輔存的訪問時間有什么關系？可采取哪些措施提高存儲層次的等效訪問速度？（至少提出兩種）存儲層次的等效訪問時間是TA=HT1+(1-H)T2，H為主存命中率，T1，T2分別是主、輔存訪問時間。要提高存儲層次等效訪問速度，可采取的措施有：1當等效訪問時間遠大于主存訪問周期時，可采取提高主存命中率的方法；2、當主存命中率已經很高時，可提高主存的訪問速度，以降低T1;3、加快內部地址映像和變換，如采用快-慢表，增大快表命中率等。25設二級虛擬存儲器的=s、=s,為使存儲層次的訪問效率e達到最大值的80%以上，命中率H至少要求達到多少？實際上這樣高的命中率是很

12、難達到的，那么從存儲層次上如何改進？e=TA1/TA=TA1/(H*TA1+(1-H)*TA2)80%，H(105-5/4)/(105-1)。（2分）這樣的命中率很難達到。為了降低對H的要求，可以選擇高命中率的算法，可以減少相鄰兩級的訪問速度差和容量差(這樣做不利于降低存儲器的平均每位價格)，可在主、輔存儲器間加一層電子磁盤，使存儲體系中相鄰兩級的訪問時間比不太大。11目前M0由硬件實現，M1用微程序（固件）實現，M2到M5大多用軟件實現。15計算機系統結構可有_由上而下，由下而上和由中間開始三種不同的設計思路。18“由中間開始”設計的“中間”是指層次結構中的軟硬交界面，目前多數是在傳統機器級

13、與操作系統級之間。24在一個頁式二級虛擬存儲器中，采用FIFO算法進行頁面替換，發現命中率H太低，因此有下列建議： (1)增大輔存容量; (2)增大主存容量(頁數);(3)FIFO改為LRU; (4)FIFO改為LRU，并增大主存容量(頁數); (5)FIFO改為LRU，并增大頁面大小。試分析上述各建議對命中率的影響情況。(1)增大輔存容量，對命中率H無影響。 (2)增大主存容量(頁數)，可普遍提高命中率。(3)FIFO改為LRU，一般可提高命中率。(4)FIFO改為LRU，并增大主存容量(頁數)，一般可使命中率有較大提高。(5)FIFO改為LRU，并增大頁面大小，如果原來頁面很小，則會使命中

14、率顯著上升，如果原來頁面很大，則會使命中率下降。25你對Cache存儲器的速度不滿，于是申請到一批有限的經費，為能發揮其最大經濟效益，有人建議你再買一些同樣速度的Cache片子以擴充其容量;而另有人建議你干脆去買更高速的Cache片子將現有的低速Cache片子全部換掉。你認為哪種建議可取？你如何做決定？為什么？ Cache本身的速度與容量都會影響Cache存儲器的等效訪問速度。如果對Cache存儲器的等效訪問速度不滿，需要改進的話，就要作具體分析，看看現在Cache存儲器的等效訪問速度是否已接近于Cache本身的速度。）如果差得較遠，說明Cache的命中率低，應從提高Cache命中率著手，包括

15、調整組的大小、塊的大小、替換算法以及增大Cache容量等。如果Cache存儲器的等效訪問速度已經非常接近于Cache本身的速度還不能滿足需要，就應該更換更高速的Cache片子。19Cache存儲系統的主要目的提高速度，虛擬存儲系統的主要目的是容量。20某CACHE存儲系統，T2=5T1，在命中率H為0.8的情況下，該存儲系統的加速比是1.8。22假設將某系統的某一部件的處理速度加快到10倍，但該部件的原處理時間僅為整個運行時間的40%，則采用加快措施后能使整個系統的性能提高多少？26、如有一浮點乘法流水線如圖(a)所示，其乘積可直接返回輸入端或暫存于緩沖寄存器中，畫出實現A*B*C*D的時空圖

16、及輸入端的變化，并求出該流水線的吞吐率和效率；當流水線改為圖(b)形式時，求其實現同一計算時該流水線的吞吐率及效率。解：計算次序為 (A*B)*(C*D)，流水線a的時空圖如下：完成3個乘法用了13個時鐘周期，吞吐率 效率 流水線b的時空圖如下：完成3個乘法用了11個時鐘周期，吞吐率 效率 27、設中斷級屏蔽位“1”對應于開放，“0”對應于屏蔽，各級中斷處理程序的中斷級屏蔽位設置如下： 中斷處理程序級別中斷級屏蔽位1級2級3級4級第1級0000第2級1010第3級1000第4級1010(1)當中斷響應優先次序為1234時，其中斷處理次序是什么? (2)如果所有的中斷處理都各需3個單位時間，中斷

17、響應和中斷返回時間相對中斷處理時間少得多。當機器正在運行用戶程序時，同時發生第2，3級中斷請求，過兩個單位時間，又同時發生第1，4級中斷請求，試畫出程序運行過程示意圖。：(1)當中斷響應優先次序為1234時，其中斷處理次序為1342。 (2) 26、一個程序共有5個頁面組成，程序執行過程中的頁地址流如下：P1, P2, P1, P5, P4, P1, P3, P4, P2, P4，假設分配給這個程序的主存儲器共有3個頁面。給出FIFO、LRU、OPT 三種頁面替換算法對這3頁主存的使用情況，包括調入、替換和命中等。時間t12345678910實際命中次數頁地址流P1P2P1P5P4P1P3P4

18、P2P4先進先出算法（FIFO算法）1111*444*4*222次2222*1111*4555*3333*調入調入命中調入替換替換替換命中替換替換最久沒有使用算法（LRU算法） 11111111*224次222*444*44455*5*333*3*5調入調入命中調入替換命中替換命中替換命中最優替換算法（OPT算法）111111*3*3*335次2222*222225*444444調入調入命中調入替換命中替換命中命中命中27、假設一臺模型計算機共有7種不同的操作碼，如果采用固定長操作碼需要3位。已知各種操作碼在程序中出現的概率如下表，計算采用全Huffman編碼法的操作碼平均長度，并計算固定長操

19、作碼和Huffman操作碼的信息冗余量。若將全Huffman編碼改為2-4等長擴展編碼法，求操作碼最短平均長度和信息冗余量指令序號I1I2I3I4I5I6I7出現概率0.450.30.150.050.030.010.01利用Huffman樹進行操作碼編碼，首先畫出圖：（3分） 指令序號出現的概率Huffman編碼法操作碼長度2-4等長擴展編碼I10.450100I20.310201I30.15110310I40.05111041100I50.031111051101I60.0111111061110I70.0111111161111（得到編碼得4分）采用Huffman編碼法的操作碼平均長度為：

20、 0.4510.3020.153 0.0540.0350.0160.016 1.97（位） 操作碼的最短平均長度為： 0.451.1520.301.737 0.152.7370.054.322 0.035.0590.016.6440.016.6441.95（位）（2分）采用3位固定長操作碼的信息冗余量為：Huffman編碼法的信息冗余量僅為：與3位固定長操作碼的信息冗余量35相比要小得多將例2.17改為2-4等長擴展編碼法，操作碼最短平均長度為： H(0.450.300.15)2(0.050.030.010.01)4 2.202-4等長擴展編碼法信息冗余量為：28、用一條5個功能段的浮點加法器

21、流水線計算F=,每個功能段的延遲時間均相等，流水線的輸出端和輸入端之間有直接數據通路，而且設置有足夠的緩沖寄存器。要求用盡可能短的時間完成計算，畫出流水線時空圖，并計算流水線的實際吞吐率、加速比和效率。畫出時空圖得3分12345678910111213141516功能段512345功能段412345功能段312345功能段212345功能段112345（4分）（4分）（4分）26、有一個Cache存儲器。主存共分8個塊(07),Cache為4個塊(03),采用組相聯映象，組內塊數為2塊，替換算法為近期最少使用算法(LRU)。 (1)畫出主存、Cache地址的各字段對應關系(標出位數)圖; (2)畫出主存、Cache空間塊的映象對應關系示意圖; (