1、一、 簡答題1. 什么是嵌入式系統？嵌入式系統的特點是什么？答：以應用為中心，以計算機技術為基礎，軟硬件可裁剪，適應應用系統對功能，可靠性，成本，體積，功耗嚴格要求的專用計算機系統特點：與應用密切相關，實時性，復雜的算法，制造成本，功耗，開發和調試，可靠性，體積2. 簡要說明嵌入式系統的硬件組成和軟件組成。答:硬件組成：微處理器，存儲器，輸入設備和輸出設備。軟件組成：操作系統，文件系統，圖形用戶接口，網絡系統，通用組建模塊。3. S3C2410A的AHB總線上連接了那些控制器？APB總線上連接了那些部件？AHB：LCD控制器，LCD DMA，總線控制器，USB主控制器，中斷控制器，ExtMas

2、ter，電源管理，Nandflash控制器，儲存器控制器。APB：通用異步收發器，內部集成電路總線（IIC），USB設備控制器，集成電路內部聲音總線（IIS），MMC/SD/SDIO主控制器，通用I/O端口（GPIO），看門狗定時器（WDT），定時時鐘（RTC），總線控制器，A/D轉換器，串行外設接口，定時器/脈寬調制。4. ARM體系結構支持幾種類型的異常，并說明其異常處理模式和優先級狀態？答，支持7種類型的異常異常處理過程：（進入異常）PCLR，CPRSSPSR，設置CPSR的運行模式位，跳轉到相應的異常處理程序，（異常返回）LRPC，SPSRCPSR，若在進入異常處理時設置中斷禁止位，要

3、在此清楚，復位異常處理程序不需要返回。Reset數據中指快速中斷請求（）中斷請求（IRQ）指令預取中止未定義指令和軟件中止。5. 存儲器生長堆?？煞譃槟膸追N？各有什么特點？4種，滿遞增堆棧，滿遞減堆棧，空遞增堆棧，空遞減堆棧。6. 簡述存儲器系統層次結構及特點。答：層次結構主要體現在“Cache-主存”層次和“主存-輔存”（Cache，主存儲器，輔助 存儲器），前者主要解決 CPU 和主存速度不匹配的問題，后者主要解決存儲器系統 的問題。在存儲器體系中Cache、主存能與CPU 直接交換信息，輔存則要通過主存 與CPU 交換信息;主存與CPU、Cache、輔存都能交換信息。7. 簡述I2S總線

4、接口的啟動與停止過程。通過I2S控制寄存器IISCON控制，當控制寄存器IISCON的地址為0=I2S禁止（停止）；當控制寄存器IISCON的地址為1=I2S允許（開始）。8. 簡述ARM系統中的中斷處理過程。中斷處理過程包括：中斷請求、中斷排隊或中斷判優、中斷響應、中斷處理和中斷返回9. ARM微處理器支持哪幾種運行模式？各運行模式有什么特點？User：用戶模式。絕大部分的任務執行都在這種操作模式下，此為正常的程序執行模式。FIQ：快速中斷模式。支持數據傳送或通道處理。IRQ：普通中斷模式。用于一半中斷處理。Supervisor：管理模式。一種操作系統受保護的方式。Abort：中止模式。在訪

5、問數據中止后或指令預取中止后進入中止方式。System：系統模式。是操作系統一種特權級的用戶方式。Undef：未定義模式。當執行未定義指令時會進入這種操作模式。10. 當PCLK=66.5MHz時，選擇不同的時鐘分頻（1/2、1/4、1/8、1/16）輸入，分別計算定時器最小分辨率、最大分辨率及最大定時區間。答：最小分辨率：定時器輸入時鐘頻率=值.5/0+1/2=33.2500(MHz)一個計數脈沖時間=1/33.2500MHz=0.0300(us)最大分辨率：定時器輸入時鐘頻率=PCLK/255+1/2=66.5/256/2=129.8828一個計數脈沖的時間=1/129.8828=7.69

6、92（us）最大定時區間：由于TCNTBn=65535，計數到0共65536個計數脈沖，所以65536*7.6992=0.5045（sec）。11. 分析如圖所示I2S總線時序圖，說明其操作過程。在I2SLRCK 改變后經過1 個時鐘周期之后，發送器發送下一個字的最高有效位。 串行數據通過發送器發送，雖然同步可以使用時鐘信號的后沿（從高到低）或前 沿（從低到高），然后在串行時鐘信號的前沿，串行數據必須被鎖存到接收器。由 于這個限制，傳送數據被同步只能使用時鐘信號的前沿。 左右聲道選擇線指示正在傳送的數據所在的聲道。I2SLRCK 能夠在串行時鐘信號的 后沿或前沿改變，而它的長度不需要對稱。在從

7、設備，I2SLRCK 信號在時鐘信號的前沿被鎖存。I2SLRCK 在最高有效位被傳送的前一個周期改變。12. S3C2410A與UAD1341通過I2S總線接口連接，試述音頻數據傳送過程。答：處理器通過IIS總線接口，控制音頻數據在s3c2410內存與UDA1341TS之間傳送。連接在UDA1314TS上的麥克風信號在UDA1314內部經過A/D轉換器，轉換成二進制數，串行通過DATAO引腳送到S3C2410的IIS模塊，在IIS模塊中數據轉換成并行數據然后使用通常存取方式或DMA存取方式，將并行數據保存的內存中，而內存中要輸出的音頻數據使用通常存取方式或DMA存取方式，將數據并行傳送到IIS

8、模塊在IIS中轉換成串行數據，串行通過DATAI引腳送到UDA1314TS，在片內經過D/A轉換器，變成模擬信號，經過驅動器，驅動揚聲器。13. 簡述LCD控制器組成及數據流描述。LCD控制器包括：REGBBANK，LCDCDMA，TMEGEN，定時控制邏輯單元，VIDPRCS以及VIDEOMUX組成。當傳送請求由總線仲裁器接收時，4個連續的字數據由系統存儲器幀緩沖區傳送到LCDCDMA內的FIFO。全部FIFO大小為28個字，分別由12個字的FIFOL和16個字的FIFOH組成。使用FIFOL和FIFOH，用來支持雙掃描顯示模式，在單掃描顯示模式，僅有FIFO中一個，即FIFOH能夠被使用。

9、14. 以下是S3C2410A的串口邏輯方框圖，試分析其組成和工作原理。一個波特率發生器、一個發送器、一個接收器和一個控制單元。波特率發生器使用PCLK 或UEXTCLK 時鐘。發送器和接收器各有一個16 字節的FIFO 寄存器和移位器。在FIFO 方式，要 發送的數據先寫入FIFO 寄存器，然后復制到發送移位器，通過發送數據引腳TxDn 移位輸出； 而接收數據從接收數據引腳RxDn 輸入并移位，然后從接收移位器復制到FIFO 寄存器、二、 程序分析。給以下程序主要過程加注釋，幷寫出程序功能1.匯編程序：IsrIRQsub sp,sp,#4； /堆棧指針4送入spstmfd sp！，r8r9

10、/保存R8,R9ldr r9， INTOFFSET /取出中斷偏移寄存器INTOFFSET地址ldr r9，r9； /將該r9內容作為地址，讀該單元數據送r9。ldr r8，HandleEINT0；/讀中斷向量表首地址add r8，r8，r9，lsl #2；/r9的值邏輯左移2位，加r8，和送r8。ldr r8, r8； /將該r8內容作為地址，讀該單元數據送r8。str r8，sp,#8； /先索引，r8數據寫入sp+8做地址的寄存器中，不回寫。ldmfd sp!，r8-r9,pc； /將sp指向的儲存單元多字數據，裝入r8-r9地址單元，pc中。程序實現的功能：IRQ中斷服務程序 課本P2

11、572. C語言程序段rGPFCON|=2<<0|2<<4; / 將GPF0配置成EINT0和將GPF2配置成EINT2rGPGCON|=2<<6|2<<22; / 將GPG3，GPG11配置成EINT11,EINT19功能rINTMOD=0; / 中斷模式配置為IRQ中斷rEXTINT0|=4<<0|4<<8; / 將EINT0和EINT2信號方式設置為上升沿觸發rEXTINT1|=4<<12; / 將EINT11信號方式配置為上升沿觸發rEXTINT2|=4<<12; / 將EINT19信號方式

12、配置為上升沿觸發 / rINTMSK&=(1<<0|1<<2|1<<5); / EINT0,EINT2,EINT8_23對應屏蔽位置0，允許服務程序實現的功能：中斷初始化 課本P2553. C語言程序段void Test_Touchpanel(void) rADCDLY=50000; /Normal conversion mode delay about ADC 開始或區間延時 rADCCON=(1<<14)+(ADCPRS<<6); /ADCPRS En, ADCPRS Value rADCTSC=0xd3; /Wfait,

13、XP_PU,XP_Dis,XM_Dis,YP_Dis,YM_En pISR_ADC = (int)AdcTsAuto; /設置中斷程序入口地址rINTMSK=BIT_ADC; /ADC Touch Screen Mask bit clear中斷屏蔽寄存器中，不屏蔽 INT_ADCrINTSUBMSK=(BIT_SUB_TC); /不屏蔽子中斷INT_TCUart_Getch();/等待鍵盤輸入，等待期間可以按下觸摸屏觸針，進入中斷處理程序rINTSUBMSK|=BIT_SUB_TC; /屏蔽子中斷INT_TCrINTMSK|=BIT_ADC; /中斷屏蔽寄存器中，屏蔽INT_ADC程序實現的功

14、能：測試觸摸屏4. 匯編語言ldr r0,=REFRESHldr r3,r0;r3=rREFRESHmov r1, r3orr r1, r1, #BIT_SELFREFRESHstr r1, r0;Enable SDRAM self-refresh 使SDRAM自動刷新mov r1,#16;wait until self-refresh is issued. may not be needed.等待刷新，也可能不需要0subs r1,r1,#1bne %B0四、設計與編程（每題10分，共20分）1. 設計程序，寫出實現LED1LED4輪流閃爍的主程序代碼。已知FCLK=400M，不考慮分頻函數

15、，FCLK:HCLK:PCLK按1:2:4計算，使用端口GPB0、1、2、3為LED控制端口，低電平點亮。GPBCON功能描述配置端口B引腳端，使用位21:0，分別對端口B的11個引腳端進行配置。00：輸入；01：輸出；10：第2功能；11：保留程序代碼：void dely(U32 tt) U32 i; for(;tt>0;tt-) for(i=0;i<10000;i+) int Main(int argc, char *argv)int i;U8 key;U32 mpll_val=0;int data;mpll_val = (92<<12)|(1<<4)|

16、(1);/init FCLK=400M, so change MPLL firstChangeMPllValue(mpll_val>>12)&0xff, (mpll_val>>4)&0x3f, mpll_val&3);ChangeClockDivider(key, 12); MMU_DisableICache(); MMU_DisableDCache(); rGPBCON = 0x155555; data = 0x06; while(1) rGPBDAT = (data<<5); dely(120); data =data; retu

17、rn 0;2. 根據Nand Flash控制器工作原理，試在圖中畫出S3C2410A的Nand Flash控制器與K9F2808U0C芯片的連接關系，并簡單描述其操作過程。 3. S3C2410A的LCD控制器初始化程序主要包括配置LCD引腳用到的GPIO；設置LCDCON寄存器參數等。試配置C端口、D端口的相關引腳為LCD功能引腳。寫出端口配置初始化程序。void Lcd_Port_Init(void) rGPCUP=0xffffffff; rGPCCON=0xaaaaaaaa; rGPDUP=0xffffffff; rGPDCON=0xaaaaaaaa; rGPCCON|=2<<

18、;12|2<<14|2<<16; Uart_Printf(”Initializing GPIO ports n”);4. 用S3C2410A或S3C2440的串口1實現串口通信。試設計不帶流量控制的簡單收發程序，包括初始化程序，發送程序和接收程序。所用寄存器描述如下：ULCONn位描述60：正常模式；1：紅外模式5:30xx：無奇偶校驗；100：奇校驗101：偶校驗110：強制奇偶校驗校驗1；111：強制奇偶校驗校驗020：每幀1個停止位；1：每幀2個停止位1:000：5位；01：6位；10：7位；11：8位UCONn的位功能位描述波特率時鐘選擇100：使用PCLK ，

19、1：使用UEXTCLK發送中斷請求類型選擇90：脈沖；1：電平接收中斷請求類型選擇80：脈沖；1：電平Rx超時中斷使能控制70：禁止；1：使能接收錯誤狀態中斷使能控制60：禁止；1：使能回送模式選擇50：正常模式；1：回送模式發送模式選擇3:200：禁止；01：中斷請求或查詢模式；接收模式選擇1:000：禁止；01：中斷請求或查詢模式；UMCONn的位功能位描述AFC使能40：禁止；1：使能請求發送00：RTS無效；1：RTS有效等等已定義宏如下：#define WrUTXH0(ch) (*(volatile unsigned char *)0x50000020)=(unsigned char

20、)(ch)#define RdURXH0() (*(volatile unsigned char *)0x50000024)程序設計（要求加注釋）：void Uart_Init (int pclk，int baud) int i; if （pclk= =0） pclkPCLK; Switch(nchannel) case UART0： /UART0 rUFCON0=0x0; /UART0 FIFO 控制寄存器，FIFO 禁止 rUMCON0=0x0; /UART0 MODEM控制寄存器，AFC 禁止 rULCON00x3; /行控制寄存器：正常模式，無奇偶校驗，1 位停止 位，8 位數據 位

21、rUCON00x245 ; /控制寄存器 rUBRDIV0 =(int)(pclk/16/baud+0.5)-1) ; /波特率因子寄存器 break; case UART1： . /UART1 case UART2： . /UART2 default: break; for（i0; i< 100; i+）; void Uart_SendByte（int data） if（whichUart= =0） if（data= =n） while（?。╮UTRSTAT00x2）； Delay（10）； /延時，與終端速度有關 WrUTXH0（r）； while(!(rUTRSTAT00x2)；

22、/等待，直到發送狀態就緒 Delay（10）； WrUTXH0（data）； char Uart_GetKey（void） if（whichUart0） if（rUTRSTAT00x1） /UART0 接收到數據 return RdURXH0（）； else return 0； 5. 使用S3C2410A的A/D轉換器進行模擬信號到數字信號的轉換。寫出初始化函數和讀取轉換結果的函數。ADCDAT0位名位描述XPDATA（正常ADC）9:0X位置的轉換數據值（包括正常A/D轉換的數據值）。取值范圍：03FF定義與AD轉換相關的寄存器#define rADCCON（*（volatile unsig

23、ned*）0x58000000）/ADC控制寄存器#define rADCTSC（*（volatile unsigned*）0x58000004）/ADC觸摸屏控制寄存器#define rADCDLY（*（volatile unsigned*）0x58000008）/ADC啟動或間隔延時寄存器#define rADCDAT0（*（volatile unsigned*）0x5800000c）/ADC轉換數據寄存器0#define rADCDAT1（*（volati1e unsigned*）0x58000010）/ADC轉換數據寄存器 程序設計（要求加注釋）：6. S3C2440的 bank6使用

24、32位數據總線與SDRAM芯片HY57V561620連接，每片SDRAM為32MB存儲空間，16位數據線。試畫出二者之間的連接電路圖。在下圖中SDRAM芯片引腳引出線上標出連接到S3C2440芯片上的對應引腳名稱。 簡單描述工作原理：地址總線ADDR25:24分別與SDRAM 的BA1、BA0 連接，選擇芯片內部 的bank3bank0。由于數據總線為32 位，所以地址總線ADDR1:0被忽略，地址總線ADDR14:2與SDRAM 的A12:0連接，傳送行地址和列地址。數據總線 U6 連接低十六位，U7 連接高 十六位。一、 填空1. “嵌入性”、“專用性”與“計算機系統”是嵌入式系統的三個基

25、本要素。2. IP核分為軟核、硬核、固核。3. 嵌入式系統通常由包含有嵌入式處理器、嵌入式操作系統、應用軟件和外圍設備接口的嵌入式計算機系統和執行裝置（被控對象）組成。4. 嵌入式計算機系統是整個嵌入式系統的核心，可以分為硬件層、中間層、系統軟件層和應用軟件層。5. 硬件層中包含嵌入式微處理器、存儲器、通用設備接口和I/O接口。嵌入式微處理器是嵌入式系統硬件層的核心。6. 系統初始化過程按照自底向上、從硬件到軟件的次序依次可以分為片級初始化、板級初始化和系統級初始化3個主要環節。7. 系統軟件層通常包含有實時多任務操作系統（Real-time Operation System，RTOS）、文件

26、系統、圖形用戶接口（Graphic User Interface，GUI）、網絡系統及通用組件模塊組成。RTOS是嵌入式應用軟件的基礎和開發平臺。8. ARM處理器共有37個寄存器，31個通用寄存器，6個狀態寄存器。寄存器R13通常用作堆棧指針，稱作SP。寄存器R14用作子程序鏈接寄存器，也稱為鏈接寄存器LK （Link Register）。9. FIQ模式有7個分組的寄存器R8R14，映射為R8_fiqR14_fiq。在ARM狀態下，許多FIQ處理沒必要保存任何寄存器。User、IRQ、Supervisor、Abort和Undefined模式每一種都包含兩個分組的寄存器R13和R14的映射，

27、允許每種模式都有自己的堆棧和鏈接寄存器。10. 寄存器R15用作程序計數器（PC）。在ARM狀態，位1:0為0，位31:2保存PC。11. 程序狀態寄存器CPSR的N、Z、C、V分別指-，I=1指-、F=1指-，M4：0用做-。12. ARM指令集大致分為6類：分支/跳轉指令、存儲器訪問指令、數據處理指令、程序狀態寄存器指令、異常中斷指令、協處理器指令。指令解析舉例：13. LDR R0,R1 ；將存儲器地址為R1的字數據讀入寄存器R0。14. STR R0，R1，8 ；將R0中的字數據寫入以R1為地址的存儲器中，并將新地址R18寫入R1。 15. ADDS R1,R1,#1 ；加法指令，R1

28、1R1 影響CPSR寄存器，帶有S16. LDMFD R13!，R0，R4-R12，PC ；將堆棧內容恢復到寄存器（R0，R4到R12，LR）。17. S3C2410A的CPU內核采用的是16/32位ARM920T 內核，同時還采用了AMBA（先進的微控制器總線體系結構）新型總線結構。18. ARM920T采用了MMU，AMBA總線和Harvard高速緩存體系結構，該結構具有獨立的16KB指令Cache和16KB數據Cache，每個Cache都是由8字長的行組成的。19. 2個USB主設接口/1個USB從設接口20. 117位通用I/O口和24通道外部中斷源；21. 電源控制模式有正常、慢速、

29、空閑和電源關斷4種模式；22. ARM處理器支持用戶、快中斷、中斷、 管理 、 中止、系統和未定義等7種處理器模式，除了用戶模式外，其余的均為特權模式；23. ARM微處理器支持四種類型的堆棧，即：滿遞增堆棧、滿遞減堆棧、空遞增堆棧、空遞減堆棧。24.25. 8通道10位ADC和觸摸屏接口；26. 支持小大端方式27. ARM體系結構使用單一、線性地址空間。將字節地址做為無符號數看待，范圍為（ 02321 ）。28. 地址空間：8個存儲器bank，每bank 128 MB（byte）（總共1GB）。29. 對于字對齊的地址A，地址空間規則要求如下：地址位于A的字由地址為A、A1、A2和A3的字

30、節組成；地址位于A的半字由地址為A和A1的字節組成；地址位于A2的半字由地址為A2和A3的字節組成；地址位于A的字由地址為A和A2的半字組成。30. ARM系統使用存儲器映射I/O。I/O口使用特定的存儲器地址，當從這些地址加載（用于輸入）或向這些地址存儲（用于輸出）時，完成I/O功能。31. bank0bank6都采用固定的bank起始地址。32. 每個bank支持可編程的8/16/32位數據總線寬度。33. 總線寬度和等待寄存器BWSCON：用來設置總線寬的和等待狀態。34. Bank控制寄存器BANKCONn：控制各bank的片選，訪問周期。35. 刷新控制寄存器REFRESH：SDRAM的刷新控制寄存器。36. BANKSIZE寄存器：用來設置BANK的容量。37. 支持從NAND Flash存儲器和NOR Flash兩種啟動方式。在NAND Flash模式下，采用4 KB內部緩沖器用于啟動引導38. Cache存儲器采用寫直達（Write-through）或寫回（Write-back）操