1、3.1 邏輯門邏輯門3.2 組合邏輯電路分析組合邏輯電路分析3.3 組合邏輯電路設計組合邏輯電路設計3.4 組合邏輯電路的險象組合邏輯電路的險象*3.5 組合邏輯電路的計算機設計與仿真組合邏輯電路的計算機設計與仿真第3章 邏輯門與組合邏輯3.1 3.1 邏輯門邏輯門 TTL （Transistor-Transistor-Logic）門門 ： 用晶體管制作。用晶體管制作。 特點：速度快、負載能力強，特點：速度快、負載能力強， 功耗較大、集成度低。功耗較大、集成度低。 MOS（Metal-Oxide- Semiconductor）門門 ： 用用“金屬氧化物半導體金屬氧化物半導體”絕緣柵場效管制作。

2、絕緣柵場效管制作。 特點：集成度高、功耗低，特點：集成度高、功耗低， 速度較慢、負載能力較弱。速度較慢、負載能力較弱。 實現基本邏輯運算和復合邏輯運算的單元電路稱為邏實現基本邏輯運算和復合邏輯運算的單元電路稱為邏輯門。按制作材料分為：輯門。按制作材料分為： 目前，目前，MOS門電路的性能得到極大的門電路的性能得到極大的提高，大規模、超大規模集成電路一般采提高，大規模、超大規模集成電路一般采用用MOS工藝制造。工藝制造。 TTL門門CMOS門門超大規模超大規模MOS集成電路集成電路3.1.1 簡單邏輯門電路簡單邏輯門電路簡單邏輯門電路指或門、與門及非門電路，也稱基本邏輯門。簡單邏輯門電路指或門、

3、與門及非門電路，也稱基本邏輯門。 邏輯門由邏輯門由兩種兩種MOS管構成：管構成：NMOS管、管、PMOS管管NMOS管：管：NMOS管的符號管的符號 G 柵極柵極 D 漏極漏極 S 源極源極 BN 襯底襯底 柵極加高電平，柵極加高電平，漏極與源極間導漏極與源極間導通，通，D-S相當于接相當于接通的開關通的開關 柵極加低電平，柵極加低電平，漏極與源極間截漏極與源極間截止，止，D-S相當于斷相當于斷開的開關開的開關 PMOS管：管：PMOS管的符號管的符號 G 柵極柵極 S 源極源極 D 漏極漏極 BN 襯底襯底 柵極加低電平，柵極加低電平，源極與漏極間導源極與漏極間導通，通，D-S相當于接相當于

4、接通的開關通的開關 柵極加高電平，柵極加高電平，源極與漏極間截源極與漏極間截止，止，D-S相當于斷相當于斷開的開關開的開關 1. 1. 非門電路非門電路T5T6VDDT5FAVDDT6A （H）VDDT5T6+-A （L）F （H）F （L）-+ 用用NMOS管和管和PMOS管互補組成的管互補組成的CMOS非門電路。非門電路。 A為輸入端，為輸入端，F為為輸出端。輸出端。 輸入為高電平時的輸入為高電平時的等效電路。等效電路。 T6截止，截止，T5導通。導通。結果輸出端經結果輸出端經T5接接“地地”，F為低電平。為低電平。 輸入為低電平時的輸入為低電平時的等效電路。等效電路。 T5截止，截止，T

5、6導通。結導通。結果電源經果電源經T6傳到輸出端，傳到輸出端，F為高電平為高電平 。FFFAAA1FA非門的真值表非門的真值表 非門的邏輯表達式非門的邏輯表達式 非門的邏輯符號非門的邏輯符號 2. 2. 或門電或門電路路CMOS或門電路或門電路 A=1、B =0時的等效電路時的等效電路 +1FFFAAABBBT3T1BAT4T2T5T6FpVDDT3T1B=0A=1T4T2T5T6F=1p=0VDD1非門非門串聯串聯并聯并聯FAB或門的真值表或門的真值表 或門的邏輯表達式或門的邏輯表達式 或門的邏輯符號或門的邏輯符號3. 3. 與門電與門電路路T3T1BAT4T2T5T6FpVDD非門非門串聯

6、串聯并聯并聯&FFFAAABBB與門的邏輯符號與門的邏輯符號與門的真值表與門的真值表 與門的邏輯表達式與門的邏輯表達式 F = A B3.1.2 復合邏輯門電路復合邏輯門電路 將常用的復合運算制成集成門電路，稱為復合邏輯門電路。將常用的復合運算制成集成門電路，稱為復合邏輯門電路。 1. 1. 與非門電路與非門電路&FFFAAABBBFAB與非門的邏輯符號與非門的邏輯符號與非與非門的門的邏輯表達式邏輯表達式 與非門的真值表與非門的真值表或非門的邏輯符號或非門的邏輯符號或非或非門的門的邏輯表達式邏輯表達式 或非門的真值表或非門的真值表+1FFFAAABBB2. 2. 或非門電路或非

7、門電路FAB與或非門的邏輯符號與或非門的邏輯符號與或非與或非門的邏輯表達式門的邏輯表達式 3. 3. 與或非門電路與或非門電路FABCDA B C DFF1 1FA B C DA B C D+&4. 4. 異或門、同或門異或門、同或門 FAB=1BAFFBAFAB=BAFFBA同或門邏輯門符號同或門邏輯門符號 異或門邏輯表達式異或門邏輯表達式 異或門邏輯門符號異或門邏輯門符號 同或門邏輯表達式同或門邏輯表達式 FABFAB “同或同或”實際上是實際上是“異或異或”之非，因此，之非，因此，“同或同或”邏輯邏輯也叫也叫“異或非異或非”邏輯，其邏輯功能可用邏輯，其邏輯功能可用“異或異或”門和

8、門和“非非”門來實現，故門來實現，故“同或同或”門電路很少用到。門電路很少用到。5三態門三態門 三態門有三種輸出狀態：低阻抗的三態門有三種輸出狀態：低阻抗的0、1狀態、高阻抗狀態。狀態、高阻抗狀態。 VDDFAFAE1 1G1G2E三態門電路三態門電路三態門邏輯符號三態門邏輯符號 三態門真值表三態門真值表 當當E = 0時時， F = A。表示數據可以從輸入端傳向輸出端。表示數據可以從輸入端傳向輸出端。 當當 E =1時，無論時，無論A為何值，上管和下管均為截止，輸出端呈高阻態。為何值，上管和下管均為截止，輸出端呈高阻態。輸入端與輸出端被隔離。輸入端與輸出端被隔離。 三態門通常用于多路數據的切

9、換。三態門通常用于多路數據的切換。3.1.3 門電路的主要外特性參數門電路的主要外特性參數 開門電平開門電平VON與關門電平與關門電平VOFF 輸出高電平輸出高電平VOH與輸出低電平與輸出低電平VOL 扇入系數扇入系數Nr 扇出系數扇出系數Nc VON: 使輸出達到標準低電平時，應在輸入端施加的最小電平值；使輸出達到標準低電平時，應在輸入端施加的最小電平值；VOFF: 使輸出達到標準高電平時，應在輸入端施加的最大電平值。使輸出達到標準高電平時，應在輸入端施加的最大電平值。VON與與VOFF的差距越大，抗干擾能力越強，但所需驅動信號的幅度越大。的差距越大，抗干擾能力越強，但所需驅動信號的幅度越大

10、。 VOH ：輸入端接低電平、輸出端開路時，器件輸出的實際電平值；：輸入端接低電平、輸出端開路時，器件輸出的實際電平值；VOL ：輸入端接高電平、輸出端開路時器件輸出的實際電平值。輸入端接高電平、輸出端開路時器件輸出的實際電平值。 Nr: 器件的輸入端數目。一般為器件的輸入端數目。一般為15，最多不超過，最多不超過8。若器件的輸入端不夠，可采取級聯的方式擴展；若器件有多余的輸入端，若器件的輸入端不夠，可采取級聯的方式擴展；若器件有多余的輸入端，則應在保證所需邏輯功能的前提下，將多余的輸入端接則應在保證所需邏輯功能的前提下，將多余的輸入端接“地地”或接高電平。或接高電平。 Nc：輸出端最多能驅動

11、其它同類門的輸入端的個數。標準輸出端最多能驅動其它同類門的輸入端的個數。標準TTL門為門為8。 平均時延平均時延tPD tPD：信號通過實際邏輯門時，輸出信號滯后于輸入信號的平均時間。：信號通過實際邏輯門時，輸出信號滯后于輸入信號的平均時間。 tPHLtPLHAF1AF50%50%1()2PDPHLPLHttt 從輸入波形上升沿的從輸入波形上升沿的50處，到輸出波形下降沿的處，到輸出波形下降沿的50處之間的時間間處之間的時間間隔定義為前沿延遲隔定義為前沿延遲tPLH，定義定義tPHL為類似的后沿延遲，為類似的后沿延遲，則平均時延為：則平均時延為：平均時延反映了門電路的工作速度。平均時延反映了門

12、電路的工作速度。 3.1.4 3.1.4 正邏輯與負邏輯正邏輯與負邏輯負邏輯：用高電平負邏輯：用高電平 H H 表示邏輯值表示邏輯值“0”，用低電平，用低電平 L L 表示邏輯值表示邏輯值“1”。 問題：正邏輯下的與門問題：正邏輯下的與門 ，在，在負邏輯下是什么門？負邏輯下是什么門？ABF與門電路與門電路 用電平表示與用電平表示與門的功能。門的功能。 注意：不管注意：不管是正邏輯還是負是正邏輯還是負邏輯，電平關系邏輯，電平關系是一樣的。是一樣的。 用用正邏輯描述正邏輯描述與門的邏輯功能，與門的邏輯功能，結果為與運算。結果為與運算。 用負用負邏輯描邏輯描述述“與門與門”的的邏輯功能。結邏輯功能。

13、結果為或運算。果為或運算。結論：正邏輯下的與門結論：正邏輯下的與門 ，在，在負邏輯下卻實現或邏輯運算。負邏輯下卻實現或邏輯運算。照此分析，可得如下結論：照此分析，可得如下結論： 正邏輯下的或門正邏輯下的或門 ，在，在負邏輯下實現與運算；負邏輯下實現與運算； 正邏輯下的非門正邏輯下的非門 ，在，在負邏輯下仍然實現非運算。負邏輯下仍然實現非運算。 為便于區分采用何種邏輯，在邏輯符號的輸入端上加一個小圓圈表為便于區分采用何種邏輯，在邏輯符號的輸入端上加一個小圓圈表示負邏輯下的門電路符號。示負邏輯下的門電路符號。 常用邏輯門的正邏輯和負邏輯符號如下：常用邏輯門的正邏輯和負邏輯符號如下：1或門與門與門或

14、門 1與非門 1或非門 1或非門與非門=1異或門=同或門3.2 組合邏輯電路分析 目的：已知一個邏輯電路，找出其輸入與輸出之間的邏輯關系，從而了解目的：已知一個邏輯電路，找出其輸入與輸出之間的邏輯關系，從而了解 電路的邏輯功能。進一步地，還可以評價其設計方案的優劣，改進電路的邏輯功能。進一步地，還可以評價其設計方案的優劣，改進 和完善電路的結構；和完善電路的結構； 3.2.1 基本分析方法 例例 給定邏輯電路如圖，分析其功能，并作出評價給定邏輯電路如圖，分析其功能，并作出評價。 ABCFABCFP1P2P3給定邏輯電路圖給定邏輯電路圖在圖中標出有關中間量在圖中標出有關中間量 從輸入端開始逐級從

15、輸入端開始逐級寫出函數表達式寫出函數表達式 123PABBCACPP123FABAPCPPBC化為最簡與化為最簡與或表達式或表達式 FABBC ACAB BCACAB BCAC列出真值表列出真值表 分析電路的分析電路的邏輯功能邏輯功能 分析：分析：A A、B B、C C 三人對某事三人對某事件進行表決件進行表決 同意用同意用“1”“1”表示；表示； 不同意用不同意用“0”“0”表示。表示。表決結果為表決結果為F F F F = 1 = 1：該事件通過；：該事件通過； F F = 0 = 0：該事件未通過。：該事件未通過。結論：多數表決邏輯。結論：多數表決邏輯。 3.2.2 半加器與全加器 用途

16、：組成算術加法運算部件的重要單元電路用途：組成算術加法運算部件的重要單元電路 。先分析兩個二進制數的相加過程先分析兩個二進制數的相加過程 :最低位的情況：最低位的情況： 兩個一位二進制加數參加運算，兩個一位二進制加數參加運算， 并產生本位的和及進位位。并產生本位的和及進位位。 具有這種功能的算術加法電路具有這種功能的算術加法電路 稱為半加器。稱為半加器。 其它位的情況：其它位的情況： 除兩個一位二進制加數外，低除兩個一位二進制加數外，低 一級的進位也要參加運算，并產生一級的進位也要參加運算，并產生 本位的和及進位位。本位的和及進位位。 具有這種功能的算術加法電路具有這種功能的算術加法電路 稱為

17、全加器。稱為全加器。半加器a0b0s0c0CO全加器aibisiciCOci-1Ci半加器的框圖半加器的框圖邏輯符號邏輯符號邏輯符號邏輯符號全加器的框圖全加器的框圖例例3.1 3.1 分析如圖半加器電路。分析如圖半加器電路。 根據表達式寫出根據表達式寫出真值表真值表 半加器電路半加器電路 oSABCAB根據電路寫出輸根據電路寫出輸出表達式出表達式 分析：分析： 已知一位二進制數的算術運算規則：已知一位二進制數的算術運算規則： 0100,0101,1001,1 110 對比對比真值表可知真值表可知：和的低位與：和的低位與S 一致、進位位與一致、進位位與CO 一致。一致。結論：圖示電路實現了半加器

18、。結論：圖示電路實現了半加器。例例3.2 3.2 分析如圖全加器電路。分析如圖全加器電路。 COS11=1=1ABCiHiSHCHABiSABC全加器電路全加器電路根據電路寫出輸出表達式根據電路寫出輸出表達式 oiCABHC()iABAB CiiABABCABC()()iiA BBCB AAC()iABAB C根據表達式寫出真值表根據表達式寫出真值表 00000001010100101 11010001101101 10101 1 111 對比算術運算對比算術運算結論：結論：圖示電路實現了全圖示電路實現了全加器。加器。對比對比真值表可知真值表可知：和的低位與和的低位與S 一致，一致，進位位與進

19、位位與CO 一致。一致。分析分析二進制數加法運算的實現二進制數加法運算的實現 CiCoCoCiCoCiCoa0b0a1b1a2b2a3b3s0s1s2s3co被加數：被加數：3210aa a a a32 1 0bb b bb加數：加數：3 2 1 0ss s s s和：和： 將其逐位相加，較低位相加產生的進位參與較高位相加。最后將其逐位相加，較低位相加產生的進位參與較高位相加。最后輸出各位和、最高位的進位輸出各位和、最高位的進位Co o。 特點：特點： 實現方法簡便，但電路的工作速度較慢。因為較高位要完成運算，實現方法簡便，但電路的工作速度較慢。因為較高位要完成運算，必須要有較低位送來的進位。

20、在較低位完成運算之前，較高位的輸出是必須要有較低位送來的進位。在較低位完成運算之前，較高位的輸出是不真實的。最終完成運算花費的時間是各級加法器的時延之和。不真實的。最終完成運算花費的時間是各級加法器的時延之和。 解決辦法：采用先行進位的方案（后續課程中討論）。解決辦法：采用先行進位的方案（后續課程中討論）。 2.2.3 編碼器與譯碼器 編碼器編碼器：改變原始數據的表示形式，以便存儲、傳輸和處理。改變原始數據的表示形式，以便存儲、傳輸和處理。譯碼器：將編碼后的數據變換為原始數據的形式。譯碼器：將編碼后的數據變換為原始數據的形式。1. 38譯碼器譯碼器 ABC111F0F1F2F3F4F5F6F7

21、 電路結構分析：電路結構分析： CBA為為3位二進制碼輸入位二進制碼輸入， F7F0為為8路輸出路輸出。01234567FABCFABCFABCFABCFABCFABCFABCFABC 寫出邏輯表達式：寫出邏輯表達式： 由表達式列出譯碼器的真值表由表達式列出譯碼器的真值表 分析分析: 當輸入當輸入ABC=000時，只有時，只有F0 = 0，其他輸出都為其他輸出都為1； 當輸入當輸入ABC=001時，只有，其余全為時，只有，其余全為1； 結論結論: 實現將輸入的二進制碼譯為相應輸出線上的低電平。實現將輸入的二進制碼譯為相應輸出線上的低電平。10F 2. 8421碼至格雷碼編碼器碼至格雷碼編碼器

22、8421碼碼: 用四位二進制碼用四位二進制碼 B8B4B2B1 表示一個十進制數表示一個十進制數 N 的編碼的編碼. 四個二進制位由高到低的權分別為四個二進制位由高到低的權分別為8、4、2、1: N = 8B8 + 4B4 + 2B2 + 1B1 例如例如,十進制數十進制數5用用8421碼表示為碼表示為: 80 + 41 + 20 + 11 = 5 即即: 5 =( 0101 )8421格雷碼格雷碼 : 對二進制形式表示的碼作如下變換得到的碼對二進制形式表示的碼作如下變換得到的碼. 例如例如,將二進制碼將二進制碼0101變換為格雷碼變換為格雷碼,變換操作為變換操作為:二進制碼二進制碼 0 1 0 1格格 雷雷 碼碼 0 1 1 188484242121GBGBBGBBGBB=1G8G4G2G1B8B4B2B1=1=1例例: 分析如圖的格雷碼編碼器分析如圖的格雷碼編碼器格雷碼編碼器電路格雷碼編碼器電路根據表達式寫出真值表根據表達式寫出真值表 根據電路寫出輸出表達式根據電路寫出輸出表達式 格雷碼的特點格雷碼的特點: : 任何兩個相鄰碼字只有一位不同，減少信號跳變的幾率任何兩個相鄰碼字只有一位不同，減少信號跳變的幾率, , 從而減少干擾。從而減少干擾。 3. 鍵盤編碼器鍵盤編碼器功