1、實驗3.5 半加器和全加器一、實驗目的：1學會用電子仿真軟件Multisim7進行半加器和全加器仿真實驗。2學會用邏輯分析儀觀察全加器波形：3分析二進制數的運算規律。4. 掌握組合電路的分析和設計方法。5驗證全加器的邏輯功能。二、實驗準備：組合電路的分析方法是根據所給的邏輯電路，寫出其輸入與輸出之間的邏輯關系(邏輯函數表達式或真值表)，從而評定該電路的邏輯功能的方法。一般是首先對給定的邏輯電路，按邏輯門的連接方法，逐一寫出相應的邏輯表達式，然后寫出輸出函數表達式，這樣寫出的邏輯函數表達式可能不是最簡的，所以還應該利用邏輯代數的公式或者卡諾圖進行簡化。再根據邏輯函數表達式寫出它的真值表，最后根據

2、真值表分析出函數的邏輯功能。例如：要分析如圖3.5.1所示電路的邏輯功能。圖3.5.11.寫輸出函數Y的邏輯表達式：.3.5.1.3.5.2.3.5.32.進行化簡：.3.5.4.3.5.5 .3. 列真值表： 表：A B C DY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 101101001100101104.功能說明：邏輯圖是一個檢奇電路。輸入變量的取值中，有奇數個1 則有輸出，否則無輸出。組合電路的設計目的就是根

3、據實際的邏輯問題，通過寫出它的真值表和邏輯函數表達式，最終找到實現這個邏輯電路的器件,將它們組成最簡單的邏輯電路。例如：設計半加器邏輯電路。1. 進行邏輯抽象：如果不考慮的來自低位的進位將兩個1位二進制數相加，稱為半加。設、是兩個加數，是它們的和，是向高位的進位。則根據二進制數相加的規律，可以寫出它們的真值表如表所示。表：輸入輸出 0 00 11 01 10 01 01 00 12. 寫出邏輯函數式：.3. 選定器件的類型：可選異或門來實現半加和；可選兩片與非門(或一片與門)實現向高位的進位。如圖所示。圖 三、計算機仿真實驗內容：1. 測試用異或門、與門組成的半加器的邏輯功能：(1). 按照圖

4、3.5.3所示，從電子仿真軟件Multisim7基本界面左側左列真實元件工具條中調出所需元件：其中，異或門74LS86N從“TTL”庫中調出；與門4081BD_5V從“CMOS”庫中調出。指示燈從電子仿真軟件Multisim7基本界面左側右列虛擬元件庫中調出，X1選紅燈；X2選藍燈。 圖3.5.3(2). 打開仿真開關，根據表3.5.3改變輸入數據進行實驗，并將結果填入表內。 表3.5.3：輸入輸出 0 00 11 01 1 2. 測試全加器的邏輯功能：(1). 從電子仿真軟件Multisim7基本界面左側左列真實元件工具條中“ CMOS”庫中調出或門4071BD_5V、與門4081BD_5V

5、；從“TTL”庫中調出異或門74LS86D，組成仿真電路如圖所示。圖3.5.4(2). 打開仿真開關，根據表3.5.4輸入情況實驗，并將結果填入表內。表3.5.4：輸入輸出 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 3. 用邏輯分析儀觀察全加器波形：(1). 先關閉仿真開關，在圖3.5.4中刪除除集成電路以外的其它元件。(2). 點擊電仿真軟件Multisim7基本界面右側虛擬儀器工具條中的“Word Generator”按鈕，如圖(左圖)所示，調出字信號發生器圖標(右圖)“XWG1”，將它放置在電子平臺上。圖(3). 再點擊虛擬儀器工具條中的“Logi

6、c Analyzer” 按鈕，如圖3.5.6(左圖)所示，調出邏輯分析儀圖標(右圖)“XLA1”，將它放置在電子平臺上。圖3.5.6(4). 連好仿真電路如圖所示。圖(5). 雙擊字信號發生器圖標“XWG1”，將打開它的放大面板如圖所示。它是一臺能產生32位(路)同步邏輯信號的儀表。按下放大面板的“Controls”欄的“Cycle”按鈕，表示字信號發生器在設置好的初始值和終止值之間周而復始地輸出信號；單選“Display”欄下的“Hex”表示信號以十六進制顯示；“Trigger”欄用于選擇觸發的方式；“Frequency”欄用于設置信號的頻率。圖(6). 按下“Controls”欄的“Set

7、”按鈕，將彈出對話框如圖所示。單選“Display Type”欄下的16進制“Hex”，再在設置緩沖區大小“Buffer Size”輸入“000B”即十六進制的“11”，如圖中鼠標手指所示，然后點擊對話框右上角“Accept”回到放大面板。圖(7). 點擊放大面板右邊8位字信號編輯區進行逐行編輯，從上至下在欄中輸入十六進制的000000000000000A共11條8位字信號，編輯好的11條8位字信號如圖3.5.10所示，最后關閉放大面板。圖3.5.10(8). 打開仿真開關，雙擊邏輯分析儀圖標“XLA1”，將出現邏輯分析儀放大面板如圖3.5.11所示。將面板上“Clock”框下“Clock/D

8、iv”欄輸入12，再點擊面板左下角”Reverse”按鈕使屏幕變白，稍等掃描片刻，然后關閉仿真開關。將邏輯分析儀面板屏幕下方的滾動條拉到最左邊，見圖中鼠標手指所示。圖3.5.11(9). 拉出屏幕上的讀數指針可以觀察到一位全加器各輸入、輸出端波形，例如：圖中讀數指針所在位置表示輸入信號=0、=1、=1；=0、=1。(注：屏幕左側標有“9”的波形表示；標有“10”的波形表示；標有“8”的波形表示；標有“13”的波形表示；標有“14”的波形表示。)(10). 按表3.5.5要求，用讀數指針讀出4個觀察點的狀態，并將它們的邏輯狀態和邏輯分析波形填入表3.5.5中。圖表3.5.5：測點變量12 3 4

9、狀態波形狀態波形狀態波形狀態波形輸入100010110101輸出四、實驗室操作實驗內容：設計兩個一位二進制數相加的全加器： 1 進行邏輯抽象分析： 考慮的來自低位的進位將兩個1位二進制數相加，稱為全加。設、是兩個加數，為來之低位的進位，是它們的和，是向高位的進位。則根據二進制數相加的規律，可以寫出它們的真值表。2寫出全加器的和的邏輯表達表。3. 根據全加器的邏輯表達表畫出電路圖。3. 根據電路圖選取集成電路，并在數字實驗臺上搭好實驗電路。4. 在實驗臺上進行全加器實驗，并填好表3.5.6。表3.5.6：輸入輸出 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 五、實驗報告要求：1. 完成仿真實驗中的表3.5.3表3.5.5的填寫。2. 總結設計全加器實驗的分析、步驟和體會，寫出完整的設計報告。六、實驗設備及