1、精選優質文檔-傾情為你奉上多功能數字鐘的電路設計目錄： 1、 設計題目二、設計任務和要求 三、電路原理分析與程序設計四、元器件五、仿真圖六、心得體會 七、參考文獻資料 八、實物圖1、 題目：多功能數字鐘的電路設計二、設計任務與要求1）時鐘顯示功能，能夠以十進制顯示“時”、“分”、“秒”。2）具有校準時、分的功能。3）整點自動報時，在整點時，便自動發出鳴叫聲，時長1s。選做：1）鬧鐘功能，可按設定的時間鬧時。2）日歷顯示功能。將時間的顯示增加“年”、“月”、“日”。三，電路原理分析與程序設計1數字鐘的構成數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間

2、（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩定。通常使用石英晶體振蕩器電路構成數字鐘。一個具有計時、校時、報時、顯示等基本功能的數字鐘主要由振蕩器、分頻器、計數器、譯碼器、顯示器、校時電路、報時電路等七部分組成。石英晶體振蕩器產生的信號經過分頻器得到秒脈沖，秒脈沖送入計數器計數，計數結果通過“時”、“分”、“秒”譯碼器譯碼，并通過顯示器顯示時間。數字鐘的整機邏輯框圖如下：1)555秒脈沖發生電路與晶振秒脈沖發生電路的比較 555與RC組成的多諧振蕩器，產生頻率 f=1kHz的方波信號，則可設計出相應的電路，其中RP可微調振蕩器的輸出頻率f。555由電

3、阻分壓器、電壓比較器、基本R-S觸發器、放電三極管和輸出緩沖器5部分組成。要產生秒脈沖既可以采用555脈沖發生電路也可以采用晶振脈沖發生電路。但是相比二者的穩定性，晶振電路比555電路能夠產生更加穩定的脈沖，所以最后決定采用晶振脈沖發生電路。石英晶體振蕩器的特點是振蕩頻率準確、電路結構簡單、頻率易調整，它是電子鐘的核心，用它產生標準頻率信號，再由分頻器分成秒時間脈沖。晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768z的方波信號，可保證數字鐘的走時準確及穩定。不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路。2)分頻器電路 時間標準信號的頻率很高，要得到秒脈沖，需要分頻電路。

4、分頻器電路將32768z的高頻方波信號經32768（）次分頻后得到1Hz的方波信號供秒計數器進行計數。分頻器實際上也就是計數器。3)時間計數器電路 整個計數器電路由秒計數器、分計數器、時計數器串接而成。秒計數器和分計數器各自由一個十進制計數器和一個六進制計數器串接組成，形成兩個六十進制計數器。時計數器可由兩個十進制計數器串接并通過反饋接成二十四制計數器。這次的試驗我取用了74390芯片，它的邏輯電路圖如圖： 引腳圖： 4)譯碼驅動電路 譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態，并且為保證數碼管正常工作提供足夠的工作電流。譯碼器由六片74LS48組成，74LS48驅動

5、器是與8421BCD編碼計數器配合用的7段譯碼驅動器。一片74LS48驅動一只數碼，74LS48是集電極開路輸出，為了限制數碼管的導通電流，在72LS48的輸出與數碼管的輸入端之間均應串有限流電阻。74LS48的引腳圖為：5)數碼管 數碼管通常有發光二極管（LED）數碼管和液晶（LCD）數碼管，本設計提供的為數碼管。用七段發光數碼管來顯示譯碼器輸出的數字，發光數碼管有兩種：共陽極或共陰極。74LS48驅動器是高電平輸出，采用共陰極數碼管。數碼管的引腳如圖：6）校時電路剛接通電源或走時不準時，都需要進行時間校準。實現校時電路的方法有很多，采用基本R-S觸發器構成單脈沖發生器是其中的一種，其中采用

6、74LS00和74LS04芯片，它們的引腳如圖：總的電路如圖： 校時電路2，數字鐘的工作原理：1）秒脈沖晶體振蕩器 晶體振蕩器是構成數字式時鐘的核心，它保證了時鐘的走時準確及穩定。由于晶體具有較高的頻率穩定性及準確性，從而保證了輸出頻率的穩定和準確。晶體XTAL的頻率選為32768HZ。該元件專為數字鐘電路而設計，其頻率較低，有利于減少分頻器級數。從有關手冊中，可查得C1、C2均為20pF。當要求頻率準確度和穩定度更高時，還可接入校正電容并采取溫度補償措施。由于CMOS電路的輸入阻抗極高，因此反饋電阻R1可選為22M。較高的反饋電阻有利于提高振蕩頻率的穩定性。通常，數字鐘的晶體振蕩器輸出頻率較

7、高，為了得到z的秒信號輸入，需要對振蕩器的輸出信號進行分頻。通常實現分頻器的電路是計數器電路，一般采用多級進制計數器來實現。例如，將z的振蕩信號分頻為Z的分頻倍數為（），即實現該分頻功能的計數器相當于極進制計數器。常用的進制計數器有LS74等。本實驗中采用CD4060來構成分頻電路。CD4060在數字集成電路中可實現的分頻次數最高，而且CD4060還包含振蕩電路所需的非門，使用更為方便。計數為級進制計數器，可以將Z的信號分頻為Z。 CD4060秒脈沖振蕩發生器2）時間計數單元 時間計數單元有時計數、分計數和秒計數等幾個部分。時計數單元一般為24進制計數器計數器，其輸出為兩位碼形式；分計數和秒計

8、數單元為進制計數器，其輸出也為碼。一般采用10進制計數器74HC390來實現時間計數單元的計數功能。為減少器件使用數量，可選，其內部邏輯框圖如圖所示。該器件為雙異步計數器，并且每一計數器均提供一個異步清零端（高電平有效）。 74HC390(1/2)內部邏輯框圖 秒個位計數單元為進制計數器，無需進制轉換，只需將與（下降沿有效）相連即可。（下降沒效）與Z秒輸入信號相連，可作為向上的進位信號與十位計數單元的相連。秒十位計數單元為進制計數器，需要進制轉換。將進制計數器轉換為進制計數器的電路連接方法如圖所示，其中可作為向上的進位信號與分個位的計數單元的相連。 10進制6進制計數器轉換電路 分個位和分十位

9、計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的作為向上的進位信號應與分十位計數單元的相連，分十位計數單元的作為向上的進位信號應與時個位計數單元的相連。 時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為24進制計數器，不是的整數倍，因此需將個位和十位計數單元合并為一個整體才能進行24進制轉換。利用片實現24進制計數功能的電路。3）譯碼驅動及顯示單元 計數器實現了對時間的累計以8421BCD碼形式輸出，選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流，選用74LS48作為顯示譯碼電路，選用LED數碼管作為顯示

10、單元電路。4）校時電源電路 當重新接通電源或走時出現誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數通路，然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好后，再轉入正常計時狀態即可。 根據要求，數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。如圖所示為校時電路， 校正電路5）整點報時電路 一般時鐘都應具備整點報時電路功能，即在時間出現整點前數秒內，數字鐘會自動報時，以示提醒。其作用方式是發出連續的或有節奏的音頻聲波，較復雜的也可以是實時語音提示。根據要求，

11、電路應在整點前1秒鐘內開始整點報時，即當時間在59分59秒時，報時電路報時控制信號。報時電路選74HC30，選蜂鳴器為電聲器件。四、元器件 5V電源，電路板 1塊，跳線若干，共陰數碼管 1個，100電阻 42個，3.3K電阻 2個，22M電阻 1個，20PF電容 2個，0.01uF 1個，32.768k時鐘晶體 1個，蜂鳴器 1個，CD4060 1個，74LS74 1個，74LS30 1個，74LS48 6個，74LS390 3個，74LS00 3個，74LS08 1個，74LS04 1個，開關 2個。五、仿真圖 由于所用的仿真器所限制，有的元件并不能被利用，所以秒脈沖和校時信號都用了波形發生器代替了。 六、設計體會通過這次對數字鐘的設計與制作，讓我了解了設計電路的程序，也讓我了解了關于數字鐘的原理與設計理念，要設計一個電路總要先用仿真仿真成功之后才實際接線的。但是最后做出來的并不是與仿真時一樣的，這還需要自己去做出一些調整。因為，再實際接線中有著各種各樣的條件制約著。而且，在仿真中無法成功的電路接法，在實際中因為芯片本身的特性而能夠成功。此外，實際的元器件的引腳與仿真器中的是不同的。所以，在設計時應考慮兩者的差異，從中找出最適合的設計方法，尤其要注意在電路板上的布局。通過這次學習，讓我對各種電路都有了大概的了