1、29第二章 邏輯門 第2章邏輯門內容提要：本章系統地介紹數字電路的基本邏輯單元門電路，及其對應的邏輯運算與圖形描述符號，并針對實際應用介紹了三態邏輯門和集電極開路輸出門，最后簡要介紹TTL集成門和CMOS集成門的邏輯功能、外特性和性能參數。2.1 基本邏輯門導讀:在這一節中，你將學習：n 與、或、非三種基本邏輯運算n 與、或、非三種基本邏輯門的邏輯功能n 邏輯門真值表的列法n 畫各種邏輯門電路的輸出波形在邏輯代數中，最基本的邏輯運算有與、或、非三種。每種邏輯運算代表一種函數關系，這種函數關系可用邏輯符號寫成邏輯表達式來描述，也可用文字來描述，還可用表格或圖形的方式來描述。最基本的邏輯關系有三種

2、：與邏輯關系、或邏輯關系、非邏輯關系。實現基本邏輯運算和常用復合邏輯運算的單元電路稱為邏輯門電路。例如：實現“與”運算的電路稱為與邏輯門，簡稱與門；實現“與非”運算的電路稱為與非門。邏輯門電路是設計數字系統的最小單元。2.1.1 與門“與”運算是一種二元運算，它定義了兩個變量A和B的一種函數關系。用語句來描述它，這就是：當且僅當變量A和B都為1時，函數F為1；或者可用另一種方式來描述它，這就是：只要變量A或B中有一個為0，則函數F為0?！芭c”運算又稱為邏輯乘運算，也叫邏輯積運算。 “與”運算的邏輯表達式為：式中，乘號“”表示與運算，在不至于引起混淆的前提下，乘號“”經常被省略。該式可讀作：F等

3、于A乘B，也可讀作：F等于A與B。圖2-1 與運算電路邏輯與運算可用開關電路中兩個開關相串聯的例子來說明，如圖2-1所示。開關A、B所有可能的動作方式如表2-1a所示，此表稱為功能表。如果用1表示開關閉合，0表示開關斷開，燈亮時F=1，燈滅時F=0。則上述功能表可表示為表2-1b。這種表格叫做真值表。它將輸入變量所有可能的取值組合與其對應的輸出變量的值逐個列舉出來。它是描述邏輯功能的一種重要方法。表2-1a 功能表開關A開關B燈F斷開斷開滅斷開閉合滅閉合斷開滅閉合閉合亮表2-1b “與”運算真值表AB000010100111由“與”運算關系的真值表可知“與”邏輯的運算規律為：簡單地記為：有0出

4、0，全1出1。由此可推出其一般形式為： 實現“與”邏輯運算功能的的電路稱為“與門”。 每個與門有兩個或兩個以上的輸入端和一個輸出端，圖2-2是圖2-2 與門的邏輯符號兩輸入端與門的邏輯符號。在實際應用中，制造工藝限制了與門電路的輸入變量數目，所以實際與門電路的輸入個數是有限的。其它門電路中同樣如此。例2-1 畫出表示3輸入與門和8輸入與門的邏輯符號。解：使用標準符號，并加入正確數量的輸入數據線，結果如圖2-3所示。圖2-3 3輸入和8輸入與門例2-2 如圖2-4所示，向2輸入與門輸入圖示的波形，求其輸出波形F。圖2-4 圖2-5解：當輸入波形A和B同時為高電平時（對應于圖2-5中的陰影部分），

5、輸出波形F為高電平。2.1.2 或門“或”運算是另一種二元運算，它定義了變量A、B與函數F的另一種關系。用語句來描述它，這就是：只要變量A和B中任何一個為1，則函數F為1；或者說：當且僅當變量A和B均為0時，函數F才為0?！盎颉边\算又稱為邏輯加，也叫邏輯和。其運算符號為“”。 “或”運算的邏輯表達式為：式中，加號“”表示“或”運算。該式可讀作：F等于A加B，也可讀作：F等于A或B。邏輯或運算可用開關電路中兩個開關相并聯的例子來說明，如圖2-6所示。其功能表和真值表分別如表2-2a、表2-2b所示。圖2-6 或運算電路表2-2a 功能表開關A開關B燈F斷開斷開滅斷開閉合亮閉合斷開亮閉合閉合亮表2

6、-2b “或”運算真值表AB000011101111由“或”運算關系的真值表可知“或”邏輯的運算規律為：簡單地記為：有1出1，全0出0。由此可推出其一般形式為：圖2-7 或門的邏輯符號實現“或”邏輯運算功能的電路稱為“或門”。每個或門有兩個或兩個以上的輸入端和一個輸出端，圖2-7是兩輸入端或門的邏輯符號。例2-3 畫出表示3輸入與門和8輸入或門的邏輯符號。圖2-8 3輸入和8輸入與門解：使用標準符號，并加入正確數量的輸入數據線，結果如圖2-8所示。例2-4 如圖2-9所示，向2輸入或門輸入圖示的波形，求其輸出波形F。解：當輸入波形A和B之一、或全部為高電平時（對應于圖2-10中的陰影部分），輸

7、出波形F為高電平。圖2-9 圖2-102.1.3 非門邏輯“非”運算是一元運算，它定義了一個變量（記為A）的函數關系。用語句來描述之，這就是：當A=1時，則函數F=0；反之，當A=0時，則函數F=1。非運算亦稱為“反”運算，也叫邏輯否定?！胺恰边\算的邏輯表達式為： 式中，字母上方的橫線“”表示“非”運算。該式可讀作：F等于A非，或F等于A反。圖2-11 非運算電路邏輯“非”運算可用圖2-11（a）中的開關電路來說明。在圖2-11（b）中，若令A表示開關處于常開位置，則表示開關處于常閉位置。其功能表和真值表很簡單，分別如表2-3a、2-3b所示。表2-3a 功能表A斷開1閉合0表2-3b “非”

8、運算真值表A0110由“非”運算關系的真值表可知“非”邏輯的運算規律為：簡單地記為：有0出1，有1出0。由此可推出其一般形式為：實現“非”邏輯運算功能的電路稱為“非門”。非門也叫反相器。每個非門有一個輸入端和一個輸出端。圖2-12是非門的邏輯符號。圖2-12 非門的邏輯符號例2-5如圖2-13所示，向非門輸入圖示的波形，求其輸出波形F。圖2-13 圖2-14解：如圖2-14所示，當輸入波形為高電平時，輸出就為低電平；反之亦然。自測練習： 1. 滿足（ ）時，與門輸出為高電平。(a)只要有一個或多個輸入為高電平(b)所有輸入都是高電平(c)所有輸入都是低電平2. 4輸入與門有（ ）種可能的輸入狀

9、態組合？3. 對于5輸入與門，其真值表有（ ）行，（ ）列？4. 與門執行（ ）邏輯運算。5. 滿足（ ）時，或門輸出為低電平。(a)一個輸入為高電平(b)所有輸入都是低電平(c)所有輸入都是高電平(d)(a)和(c)都對6. 4輸入或門有（ ）種可能的輸入狀態組合？7. 對于5輸入或門，其真值表有（ ）行，（ ）列？8. 或門執行（ ）邏輯運算。9. 非門執行（ ）邏輯運算。10. 非門有（ ）個輸入。2.2 復合邏輯門導讀:在這一節中，你將學習：n 與非、或非、異或、同或的復合邏輯運算n 與非門、或非門的邏輯功能n 異或門、同或門的邏輯功能n 各種復合邏輯門的真值表描述及輸出波形基本邏輯運

10、算的復合叫做復合邏輯運算。而實現復合邏輯運算的電路叫復合邏輯門。最常用的復合邏輯門有與非門、或非門、與或非門和異或門等。2.2.1 與非門“與”運算后再進行“非”運算的復合運算稱為“與非”運算，實現“與非”運算的邏輯電路稱為與非門。一個與非門有兩個或兩個以上的輸入端和一個輸出端，兩輸入端與非門的邏輯符號如圖2-15所示。其輸出與輸入之間的邏輯關系表達式為：圖2-15 與非門的邏輯符號與非門的真值表如表2-4所示。表2-4 “與非”門真值表AB001011101110使用與非門可實現任何邏輯功能的邏輯電路。因此，與非門是一種通用邏輯門。例2-6如圖2-16所示，向2輸入與非門輸入圖示的波形，求其

11、輸出波形F。圖2-16 圖2-17解：當輸入波形A和B同為高電平時（如圖2-17中的陰影部分），輸出波形F為低電平。2.2.2 或非門“或”運算后再進行“非”運算的復合運算稱為“或非”運算，實現“或非”運算的邏輯電路稱為或非門?；蚍情T也是一種通用邏輯門。一個或非門有兩個或兩個以上的輸入圖2-18 或非門的邏輯符號端和一個輸出端，兩輸入端或非門的邏輯符號如圖2-18所示。輸出與輸入之間的邏輯關系表達式為：或非門的真值表如表2-5所示。表2-5 “或非”門真值表AB001010100110和與非門一樣，或非門也可用來實現任何邏輯功能的邏輯電路。因此，或非門也是一種通用邏輯門。例2-7 如圖2-19

12、所示，向2輸入與非門輸入圖示的波形，求其輸出波形F。解：只要輸入波形A、B有一個、或均為高電平時（對應于圖2-20中的陰影部分），輸出波形Y就為低電平。圖2-19 圖2-202.2.3 異或門在集成邏輯門中，“異或”邏輯主要為二輸入變量門，對三輸入或更多輸入變量的邏輯，都可以由二輸入門導出。所以，常見的“異或”邏輯是二輸入變量的情況。對于二輸入變量的“異或”邏輯，當兩個輸入端取值不同時，輸出為“1”；當兩個輸入端取值相同時，輸出端為“0”。實現“異或”邏輯運算的邏輯電路稱為異或門。如圖2-圖2-21 二輸入異或門的邏輯符號21所示為二輸入異或門的邏輯符號。相應的邏輯表達式為：其真值表如表2-6

13、所示。表2-6 二輸入“異或”門真值表AB000011101110例2-8 如圖2-22所示，向異或門輸入圖示的波形，求其輸出波形F。圖2-22 圖2-23解：當輸入波形A和B有且只有一個為高電平時的時間內（對應于圖2-23中的陰影部分），輸出波形F就為高電平。至于多變量的“異或”邏輯運算，常以兩變量的“異或”邏輯運算的定義為依據進行推證。N個變量的“異或”邏輯運算輸出值和輸入變量取值的對應關系是：輸入變量的取值組合中，有奇數個1時，“異或”邏輯運算的輸出值為1；反之，輸出值為0。2.2.4 同或門“異或”運算之后再進行“非”運算，則稱為“同或”運算。實現“同或”運算的電路稱為同或門。同或門的

14、邏輯符號如圖2-24所示。二變量同或運算的邏輯表達式為： 圖2-24 同或門的邏輯符號其真值表如表2-7所示。表2-7 二變量“同或”門真值表AB001010100111例2-9如圖2-25所示，向同或門輸入圖示的波形，求其輸出波形F。圖2-25 圖2-26解：當輸入波形A和B有且只有一個為高電平時的時間內（對應于圖2-26中的陰影部分），輸出波形F就為低電平。像多變量的“異或”邏輯運算一樣，多變量的“同或”邏輯運算也常以兩變量的“同或”邏輯運算的定義為依據進行推證。N個變量的“同或”邏輯運算的輸出值和輸入變量取值的對應關系是：輸入變量的取值組合中，有偶數個1時，“同或”邏輯運算的輸出值為1；

15、反之，輸出值為0。自測練習：1. 2輸入與非門對應的邏輯表達式是（ ）。2. 滿足（ ）時，與非門輸出為低電平。(a)只要有一個輸入為高電平。(b)所有輸入都是高電平(c)所有輸入都是低電平3. 當用兩輸入與門的一個輸入端傳輸信號時，作為控制端的另一端應加（ ）電平。 4. 對于5輸入與非門，有（ ）種可能的輸入變量取值組合。5. 對于4輸入與非門，其真值表有（ ）行，（ ）列。6. 對于8輸入與非門，在所有可能的輸入變量取值組合中有（ ）組輸入狀態能夠輸出低電平？7. 或門和非門應該（ ）連接才能組成或非門？ 8. 滿足（ ）時，或非門輸出為高電平。(a)一個輸入為高電平。(b)所有輸入都是

16、低電平(c)多于一個的輸入是高電平(d)(a)和(c)都對9. 當二輸入異或門的輸入端電平（ ）（ 相同，不相同）時，其輸出為1。10. 將二輸入異或門用作反相器時，應將另一輸入端接（ ）電平。11. 當二輸入同或門的輸入端電平（ ）（ 相同，不相同）時，其輸出為1。12. 要使二輸入變量異或門輸出端F的狀態為0，A端應該：(a)接B (b)接0 (c)接113. （ ）是異或門的表達式。(a)(b)(c)14. 異或門可看作1的（ ）（奇、偶）數檢測器。2.3 其它邏輯門導讀:在這一節中，你將學習：n 三態邏輯門的邏輯功能n 含有三態邏輯門電路的分析n 集電極開路輸出邏輯門的邏輯功能n 集電

17、極開路輸出邏輯門的應用2.3.1 三態邏輯門三態輸出門（簡稱TS門）除了有高電平和低電平（即邏輯1和邏輯0）兩種邏輯狀態外，還有第三種狀態高阻狀態（記為Z），或稱為禁止狀態。在第三種狀態下，三態門的輸出端相當于懸空，此時的輸出端就好象一根空頭的導線，其電壓值可浮動在高低電平之間的任意數值上。圖2-27 三態門的邏輯符號(a) 控制端高電平有效(b) 控制端低電平有效三態輸出門的構成是在普通邏輯門電路的基礎上增加一些專門的控制電路，以及一個新的控制輸入端三態使能端，即EN（Enable）端，通過1/0邏輯電平來控制。圖2-27給出了三態與非門的邏輯符號。圖2-27（a）為高電平有效的三態門，其真

18、值表如表2-8所示。當EN = 1時，三態門工作，實現正常“與非”功能；當EN = 0時，三態門禁止，呈現高阻態。圖2-27（b）則正好相反，為低電平有效的三態門，當EN = 0時，三態門工作；當EN = 1時，三態門禁止；圖2-27（b）在控制端上加了一個小圓圈，表示低電平有效。表2-8 三態門的真值表使能端數 據輸出端ENABF0xx高阻1001101111011110 當三態門輸出端處于高阻狀態時，該門電路表面上仍與整個電路系統相連接，但實際上對整個系統的邏輯功能和電氣特性均不發生任何影響，如同沒把它接入系統一樣。三態門是數字系統在采用總線結構時對接口電路提出的要求。因此，三態門在總線接

19、口中得到了廣泛的應用。如圖2-28所示，三態門用來實現多路數據在總線上的分時傳送。為實現這一功能，只要控制各個門的EN輸入端，輪流定時地使各個EN端為1，并且在任何時刻只有一個EN端為1，這樣就可以把各個門的輸出信號輪流傳送到總線上。必須保證在任何時刻只有一個三態門被選通，即只有一個門向總線傳送數據；否則，會造成總線上的數據混亂，并且損壞處于導通狀態的輸出管。傳送到總線上的數據可以同時被多個負載門接收，也可以在控制信號作用下，讓指定的負載門接收。利用三態門還可以實現數據的雙向傳輸，如圖2-29所示，其中門G1和門G2為三態反相器，門G1低電平有效，門G2高電平有效。當三態使能端EN = 0時，

20、門G1選通，門G2禁止，數據從A傳到B；當三態使能端EN = 1時，門G2選通，門G1禁止，數據從B傳到A。圖2-29 用三態門實現數據雙向傳輸圖2-28 三態門用于總線傳輸2.3.2 集電極開路邏輯門集電極開路門，簡稱OC門。其特點是門電路內部輸出三極管的集電極開路。在使用時，必須外接“上拉電阻RP”使得該輸出端與直流電源相連。多個OC門輸出端相連時，可以共用一個上拉電阻RP。圖2-30顯示了一個OC與非門的開關級電路結構，其邏輯符號如圖2-31所示。只有當A和B都為1時，輸出才為0；否則，F點與邏輯門脫離了連接，上拉電阻將它拉至邏輯1。下面介紹OC門的幾個主要應用。1 實現線與功能圖2-3

21、1 OC與非門的邏輯符號圖2-30 OC與非門的開關級描述兩個OC門輸出端并聯的電路如圖2-32所示，其并聯后實現的邏輯功能如表2-9所示。顯然，F與F1 、F2之間為“與”邏輯關系，即由于這種“與”邏輯是兩個OC門的輸出線直接相連實現的，故稱作“線與”。圖2-32實現的邏輯表達式為：圖2-32 OC與非門構成的線與邏輯電路雖然利用集電極開路門可以使門的輸出端并聯起來，獲得附加的邏輯功能。但是，由于負載電阻R受許多因素限制，其值不能取得很小，限制了它的開關速率。一般來說，OC門和TS門都可以允許輸出端直接并接在一起，用來實現多路信號在總線上的分時傳送。但是三態門在使用時不需要再另外加接電阻，所

22、以更經濟一些。在現代邏輯設計中，三態門幾乎已經完全取代了OC門。表2-9 OC與非門輸出端并聯后的邏輯功能表F1F2F000010100111例2-10寫出圖2-33中OC門線與的輸出表達式Y。解：輸出表達式是：Y = ABCDEFGH可以看出，四個2輸入OC與門的線與結果連接構成了一個8輸入的與門。2 實現電平轉換當線與的OC門F1 、F2的輸出級都截止時，F輸出高電平，這個高電平就等于電源的電壓Vcc，這個Vcc的電平值可以不同于門電路本身的電源，所以只要根據要求選擇Vcc就可以得到所需要的高電平值。在數字系統中，在系統的接口部分（與外部設備相連接的地方）常需要轉換電平，常用邏輯門來完成電

23、平的轉換。如圖2-34所示把上拉電阻接到Vcc=10V的電源上，這樣在OC門輸入普通的TTL電平，而輸出高電平就可以變為10V。因而輸出可適應于需要較高電平的器件，如熒光數碼管、MOS譯碼器等。3 用做驅動器可用它來驅動發光二極管、指示燈、繼電器和脈沖變壓器等。圖2-35是用來驅動發光二極管的電路。當OC門輸出低電平時，發光二極管導通發光；當OC門輸出高電平時，發光二極管截止。圖2-33 例題2-10圖2-34 實現電平轉換圖2-35 驅動發光二極管表2-10 例211ACF1F2000高阻01高阻1101高阻11高阻0例題2-11 寫出表2-10所示門電路的輸出邏輯表達式，列出真值表，并說明

24、邏輯功能。解： 當C=0時，F1=A；當C=1時，F 1輸出高阻狀態。因此它是一個使能端低電平有效的三態緩沖器門，C為使能端。如圖例2-36（a）所示。當C=1時，F 2=；當C=0時，F 2輸出高阻狀態。因此它是一個使能端高電平有效的三態非門，C為使能端。如圖例2-36（b）所示。圖2-36 例題2-11自測練習：1. 集電極開路的與非門也叫（ ），使用集電極開路的與非門，其輸出端和電源之間應外接（ ）電阻。2. 三態門的輸出端有（ ）、（ ）和（ ）三種狀態。3. 三態門輸出為高阻狀態時，（ ）是正確的說法。 (a) 用電壓表測量指針不動 (b) 相當于懸空 (c)電壓不高不低 (d) 測

25、量電阻指針不動 4. 以下電路中可以實現“線與”功能的有（ ）： (a) 與非門 (b) 三態輸出門 (c)集電極開路門 5對于圖2-27（b）所示的三態與非門，當控制端EN = 0時，三態門輸出為（ ）；當EN = 1時，三態門輸出為（ ）。2.4 集成電路邏輯門導讀:在這一節中，你將學習：n TTL集成邏輯門的概念n 比較各種TTL系列的特性n CMOS集成邏輯門的概念n 集成電路邏輯門的性能參數n 計算具體邏輯器件的扇出系數n TTL與CMOS兩種集成電路在混合應用時的接口2.4.1 概述把若干個有源器件和無源器件及其連線，按照一定的功能要求，制作在一塊半導體基片上，這樣的產品叫集成電路

26、。若它完成的功能是邏輯功能或數字功能，則稱為數字集成電路。最簡單的數字集成電路是集成邏輯門。集成電路比分立元件電路有許多顯著的優點，如體積小、耗電省、重量輕、可靠性高等等，所以集成電路一出現就受到人們的極大重視并迅速得到廣泛應用。數字集成電路的規模一般是根據門的數目來劃分的。小規模集成電路（SSI）約為10個門，中規模集成電路（MSI）約為100個門，大規模集成電路（LSI）約為1萬個門，而超大規模集成電路（VLSI）則為1百萬個門。在本節中，將介紹小規模數字集成電路的基本知識，而不涉及集成電路的內部電路。集成電路邏輯門，按照其組成的有源器件的不同可分為兩大類：一類是雙極性晶體管邏輯門； 另一

27、類是單極性的絕緣柵場效應管邏輯門。雙極性晶體管邏輯門主要有TTL門（晶體管晶體管邏輯門）、ECL門（射極耦合邏輯門）和I2L門（集成注入邏輯門）等。單極性MOS門主要有PMOS門（P溝道增強型MOS管構成的邏輯門）、NMOS門（N溝道增強型MOS管構成的邏輯門）和CMOS門（利用PMOS管和NMOS管構成的互補電路構成的門電路，故又叫互補MOS門）。其中，使用最廣泛的是TTL集成電路和CMOS集成電路。每種集成電路又分為不同的系列，每個系列的數字集成電路都有不同的品種類型，用不同的代碼表示，也就是器件型號的后幾位數碼。例如：00：4路2輸入與非門02：4路2輸入或非門08：4路2輸入與門10：

28、3路3輸入與非門20：雙路4輸入與非門27：3路3輸入或非門32：4路2輸入或門86：4路2輸入異或門具有相同品種類型代碼的集成電路，不管屬于哪個系列，它們的邏輯功能相同，外形尺寸相同，引腳也兼容。例如，7400， 74LS00， 74ALS00， 74HC00， 74AHC00都是14個引腳兼容的4路2輸入與非門封裝。圖2-37給出了7400芯片的引腳圖、DIP（Dual In-line Package雙列直插式封裝）外形圖。其它型號芯片的引腳圖見本書附錄。最常用的是采用塑料或陶瓷封裝技術的雙列直插式封裝(DIP)，這種封裝是絕緣密封的，有利于插到電路板上。圖2-37 7400引腳配置及DI

29、P封裝外形圖常見的另一種IC封裝形式是SMT（Surface-Mount Technology）封裝，簡稱表面貼裝。SMT封裝的芯片直接焊接在電路板的表面，而無須在印刷電路上穿孔，所以其密度更高，即給定區域內可以放置更多的IC芯片。使用集成門電路芯片時，要特別注意其引腳配置及排列情況，分清每個門的輸入端、輸出端和電源端、接地端所對應的引腳，這些信息及芯片中門電路的性能參數，都收錄在有關產品的數據手冊中，因此使用時要養成查數據手冊的習慣。2.4.2 TTL集成電路邏輯門TTL門電路由雙極型三極管構成，其特點是速度快、抗靜電能力強，但其功耗較大，不適宜做成大規模集成電路。目前廣泛應用于中、小規模集

30、成電路中。TTL門電路有74（民用）和54（軍用）兩大系列，每個系列中又有若干子系列。例如，74系列包含如下基本子系列：74：標準TTL（Standard TTL）。74L：低功耗TTL（Low-power TTL）。74S：肖特基TTL（Schottky TTL）。74AS：先進肖特基TTL（Advanced Schottky TTL）。74LS：低功耗肖特基TTL（Low-power Schottky TTL）。74ALS：先進低功耗肖特基TTL（Advanced Low-power Schottky TTL）。使用者在選擇TTL子系列時主要考慮它們的速度和功耗，其速度及功耗的比較見表2-

31、11。其中74LS系列產品具有最佳的綜合性能，是TTL集成電路的主流，是應用最廣的系列。54系列和74系列具有相同的子系列，兩個系列的參數基本相同，主要在電源電壓范圍和工作溫度范圍上有所不同。54系列適應的范圍更大些，如表2-12所示。不同子系列在速度、功耗等參數上有所不同。對于全部的TTL集成門電路都采用+5V電源供電，邏輯電平為標準TTL電平。表2-11 TTL系列速度及功耗的比較速度TTL系列功耗TTL系列最快最慢74AS 74S 74ALS 74LS7474L最小最大74L 74ALS74LS74AS 7474S表2-12 54系列與74系列的比較系列電源電壓（V）環境溫度（）544.

32、5 5.555 +125744.75 5.250 702.4.3 CMOS集成電路邏輯門CMOS集成門電路由場效應管構成，它的特點是集成度高、功耗低，但速度較慢、抗靜電能力差。雖然TTL門電路由于速度快和更多類型選擇而流行多年，但CMOS門電路具有功耗低、集成度高的優點，而且其速度也已經獲得了很大的提高，目前已經能夠與TTL門電路相媲美。因此，CMOS門電路獲得了廣泛的應用，特別是在大規模集成電路和微處理器中已經占據了支配地位。CMOS集成電路的供電電源可以在318V之間，不過，為了與TTL門電路的邏輯電平兼容，多數的CMOS集成電路使用+5V電源。另外還有3.3V CMOS門電路。3.3V

33、CMOS門電路是最近發展起來的，它的功耗比5V CMOS門電路低得多。同TTL門電路一樣，CMOS門電路也有74和54兩大系列。74系列5V CMOS門電路的基本子系列如下：l 74HC和74HCT：高速CMOS（High-speed CMOS），T表示和TTL直接兼容。l 74AC和74ACT：先進CMOS（Advanced CMOS），它們提供了比TTL系列更高的速度和更低的功耗。l 74AHC和AHCT：先進高速CMOS（Advanced High-speed CMOS）。74系列3.3V CMOS門電路的基本子系列如下：l 74LVC：低壓CMOS（Lower-voltage CMOS

34、）。l 74ALVC：先進低壓CMOS（Advanced Lower-voltage CMOS）。和5V電源電壓工作下的CMOS集成電路相比，其功耗可減少34左右。2.4.4 集成電路門的性能參數在本節，我們僅從使用的角度介紹集成邏輯門電路的幾個外部特性參數，目的是希望對集成邏輯門電路的性能指標有一個概括性的認識。至于每種集成邏輯門的實際參數，可在具體使用時查閱有關的產品手冊和說明。數字集成電路的性能參數主要包括：直流電源電壓、輸入 / 輸出邏輯電平、扇出系數、傳輸延時、功耗等。1 直流電源電壓TTL集成電路的標準直流電源電壓為5V，最低4.5V，最高5.5V。CMOS集成電路的直流電源電壓可

35、以在318V之間，74系列CMOS集成電路有5V和3.3V兩種。CMOS電路的一個優點是電源電壓的允許范圍比TTL電路大，如5V CMOS電路當其電源電壓在26V范圍內時能正常工作，3.3V CMOS電路當其電源電壓在23.6V范圍內時能正常工作。2 輸入 / 輸出邏輯電平對一個TTL集成門電路來說，它的輸出“高電平”，并不是理想的+5V電壓，其輸出“低電平”，也并不是理想的0V電壓。這主要是由于制造工藝上的公差，使得即使是同一型號的器件輸出電平也不可能完全一樣；另外，由于所帶負載及環境溫度等外部條件的不同，輸出電平也會有較大的差異。但是，這種差異應該在一定的允許范圍之內，否則就會無法正確標識

36、出邏輯值“1”和邏輯值“0”，從而造成錯誤的邏輯操作。數字集成電路分別有如下四種不同的輸入 / 輸出邏輯電平。對于TTL電路：l 低電平輸入電壓范圍VIL ：0 0.8V。l 高電平輸入電壓范圍VIH ：25V。l 低電平輸出電壓范圍VOL ：不大于0.4V。l 高電平輸出電壓范圍VOH ：不小于2.4V，門電路輸出高、低電平的具體電壓值與所接的負載有關。對于5V CMOS電路：n 低電平輸入電壓范圍VIL ：0 1.5V。n 高電平輸入電壓范圍VIH ：3.55V。n 低電平輸出電壓范圍VOL ：不大于0.33V。n 高電平輸出電壓范圍VOH ：不小于4.4V。圖2-38給出了TTL電路的輸

37、入 / 輸出邏輯電平示意圖。當輸入電平在VIL(max)和VIH(min)之間時，邏輯電路可能把它當作0，也可能把它當作1。而當邏輯電路因所接負載過多等原因不能正常工作時，高電平輸出可能低于VOH(min)，低電平輸出可能高于VOL(max)。圖2-38 標準TTL門的輸入 / 輸出邏輯電平3 傳輸延遲時間tpd在集成門電路中，由于晶體管開關時間的影響，使得輸出與輸入之間存在傳輸延遲。傳輸延時越短，工作速度越快，工作頻率越高。因此，傳輸延遲時間是衡量門電路工作速度的重要指標。例如，在特定條件下，傳輸時間為10ns的邏輯電路要比20ns的電路快。由于實際的信號波形有上升沿和下降沿之分，因此td是

38、兩種變化情況所反映的結果。一是輸出從高電平轉換到低電平時，輸入脈沖指定參考點與輸出脈沖相應參考點之間的時間，記為tPHL；另一種是輸出從低電平轉換到高電平時的情況，記作tPLH ，如圖2-39所示為一個反相器的傳輸延遲時間tPHL和tPLH的測量。參考點可以選在輸入和輸出脈沖相應邊沿的50%處。在實際中常用平均傳輸延遲時間來表示門電路的傳輸延遲這一指標：圖2-39 tPHL和tPLH的定義TTL集成門電路的傳輸延遲時間tpd的值為幾納秒十幾個納秒；一般CMOS集成門電路的傳輸延遲時間tpd較大，幾十個納秒左右，但高速CMOS系列的tpd較小只有幾個納秒左右；ECL集成門電路的傳輸延遲時間tpd

39、最小，有的ECL系列不到1納秒。4 扇入和扇出系數對于集成門電路，驅動門與負載門之間的電壓和電流關系如圖2-40所示，這實際上是電流在一個邏輯電路的輸出與另一個電路的輸入之間如何流動的描述。在高電平輸出狀態下，驅動門提供電流IOH給負載門，作為負載門的輸入電流IIH ，這時驅動門處于“拉電流”工作狀態。而在低電平輸出狀態下，驅動門處于“灌電流”狀態。圖2-40 兩種邏輯狀態中的電流和電壓扇入和扇出系數是反映門電路的輸入端數目和輸出驅動能力的指標。扇入系數：指一個門電路所能允許的輸入端個數。扇出系數：一個門電路所能驅動的同類門電路輸入端的最大數目。扇出系數越大，門電路的帶負載能力就越強。一般來說

40、，CMOS電路的扇出系數比TTL電路高。扇出系數的計算公式為：從上式可以看出，扇出系數的大小由驅動門的輸出端電流IOL、IOH的最大值和負載門的輸入端電流IIL、IIH的最大值決定。這些電流參數已在制造商的IC參數表中以某種形式給出。例2-12 已知74ALS00的電流參數為IOL(max) = 8mA，IIL（max）= 0.1mA，IOH（max）= 0.4mA，IIH（max）= 20mA。求一個74ALS00與非門輸出能驅動多少個74ALS00與非門的輸入。解：首先考慮低電平狀態。在低電平狀態下得到能被驅動的輸入個數：注意：在查IC手冊時，我們會發現輸入電流IIL實際上是0.1mA。這

41、里的負號用來表示電流是由輸入端流出的。今后，在計算中可以忽略負號。在高電平狀態能驅動的輸入個數是：如果低電平扇出系數和高電平扇出系數不相同，扇出系數選擇兩個中的較小者。因此，74ALS00與非門能驅動20個其它的74ALS00與非門輸入端。對于標準系列TTL門，扇出系數一般為10，對于其它系列TTL門如74LS系列，扇出系數一般為20。對于CMOS門電路，雖然輸入端阻抗非常高，所需輸入電流非常小，但由于其輸入端有電容，當電平發生變化時，電容有充放電電流通過，因此， CMOS門電路輸出端可接的輸入端數量也是受到限制的，其扇出系數一般為50左右。需要注意的是，當輸入端個數超過扇出系數時，就有可能改

42、變原來的輸出電平，使得輸出低電平超過VOL（max），或者輸出高電平低于VOH（min），從而導致輸出電平產生混亂。這時可采用另一種方法即接入緩沖門增大輸出端的驅動能力，以避免上述情況的出現。5 功耗功耗是指門電路通電工作時所消耗的電功率，它等于電源電壓Vcc和電源電流Icc的乘積，即功耗。但由于在門電路中電源電壓是固定的，而電源電流不是常數，也就是說，在門電路輸出高電平和輸出低電平時通過電源的電流是不一樣的，因而這兩種情況下的功耗大小也不一樣。一般求它們的平均值：一般情況下，CMOS集成電路的功耗較低，而且與工作頻率有關（頻率越高功耗越大），其數量級為微瓦，因而CMOS集成電路廣泛應用于電池

43、供電的便攜式產品中；TTL集成電路的功耗較高，其數量級為毫瓦，且基本與工作頻率無關。2.4.5 TTL與CMOS集成電路的接口*我們知道，TTL門電路和CMOS門電路是兩種不同類型的電路，它們的參數并不完全相同。因此，在一個數字系統中，如果同時使用TTL門電路和CMOS門電路，為了保證系統能夠正常工作，必須考慮兩者之間的連接問題。以滿足表2-13所列條件：如果不滿足表2-13所列條件，必須增加接口電路。常用的方法有增加上拉電阻、采用專門接口電路、驅動門并接等。如圖2-41所示，這是TTL門驅動CMOS門的情況，為了兩者的電平匹配，在TTL驅動門的輸出端接了上拉電阻R。表2-13 TTL門與CM

44、OS門的連接條件驅動門負載門VOH(min)VIH(min)VOL(max)VIL(max)IOHIIHIOLIIL凡是和TTL門兼容的CMOS門（如74HCT××和74ACT××系列CMOS門）可以和TTL的輸出端直接連接，不必外加元器件。至于其它CMOS門電路與TTL門電路的連接，可以采用電平轉換器，如CC4049（六反相器）或CC4050（六緩沖器）等， 或采用CMOS漏極開路門（OD門），如CC40107等，其具體方法可以參考相關的技術資料。圖2-41 TTL驅動門與CMOS負載門的連接自測練習： 1. 最流行的數字IC是（ ）和（ ）集成電路。

45、2. 字母TTL代表（ ），3. 字母CMOS代表（ ）。4. （ ）TTL子系列傳輸延時最短？（ ）TTL子系列功耗最小？5. CMOS門電路比TTL門電路的集成度（ ）、帶負載能力（ ）、功耗（ ）。6. 對于TTL集成電路，如用萬用表測得某輸出端電壓為2V，則輸出電平為：(a)高電平(b)低電平(c)既不是高電平也不是低電平7. 對于TTL集成電路，3V輸入為（ ）輸入。(a)禁止(b)高電平(c)低電平8. 對于TTL集成電路，0.5V輸入為（ ）輸入。(a)禁止(b)高電平(c)低電平9. 輸入信號經多級門傳輸到輸出端所經過的門越多，總的延遲時間就（ ）。10. 扇出系數N越大，說明

46、邏輯門的負載能力（ ）（強，弱 ）。11. 功耗極低是（ ）數字IC系列的顯著特點。(a)CMOS(b)TTL12. （ ）集成電路的特點是具有很好的抗干擾能力。(a)CMOS(b)TTL13. 所有TTL子系列的（ ）特性都相同。(a)速度(b)電壓14. TTL集成電路中，（ ）子系列速度最快。15. 下列（ ）不是TTL集成電路。(a)74LS00(b)74AS00(c)74HC00(d)74ALS00本章小結1. 邏輯門是數字系統的“構造塊”，是一種“判決”電路。根據輸入電平的組合情況，邏輯門產生可預測的輸出電平。2. 邏輯運算中的三種基本運算是與、或、非運算，與其對應的表示方式是邏輯

47、符號、邏輯表達式和真值表?；具壿嬤\算是構成復合邏輯運算的基礎。3. 只有當所有輸入都是高電平時，與門的輸出才是高電平。只要有一個或多個輸入為高電平時，或門的輸出就是高電平。非門（反相器）產生的輸出電平正好與輸入電平相反。4. 常用的復合邏輯運算有與非運算、或非運算、異或及同或運算，其中的與非、或非運算是通用運算。利用這些簡單的邏輯關系可以組成更復雜的邏輯運算。5. 與非門等價于在與門后接一個反相器（即非門）。或非門等價于在或門后接一個反相器（即非門）。6. 只有當所有輸入都是高電平時，與非門的輸出才是低電平。只有當所有輸入都是低電平時，或非門的輸出才是高電平。7. 與非門可用來實現任一種基本

48、和復合邏輯運算；或非門同樣可做到這一點。8. 異或門的表達式為，僅當輸入A和B處于相反的邏輯電平時，輸出F才變為高電平。9. 同或（異或非）門的表達式為，僅當輸入A和B處于相同邏輯電平時，輸出F才變為高電平。10. 把集電極開路輸出線連接到一起能實現“線與”功能。把三態輸出連接在一起可以允許多個器件共用一條數據總線，在這種情況下，某一時刻只允許一個器件驅動總線。11. 各種類型的邏輯門都是以集成電路（IC）形式提供的。主要的數字集成電路系列是TTL和CMOS系列。12. TTL系列集成電路采用雙極型晶體管制造，這種系列提供有許多SSI邏輯門和MSI器件。13. CMOS集成電路利用互補MOSF

49、ET制造。由于它具有低功耗和較高的速度及集成度高等特點，CMOS技術已經占領了市場。14. 當許多器件連接在一起時，知道給定的輸出能驅動多少個輸入而不降低其性能至關重要。能驅動同類輸入端的個數稱為扇出系數。15. 對數字IC的理解重點在于它們的輸出與輸入之間的邏輯關系和外部電氣特性。其性能參數主要包括：直流電源電壓、輸入 / 輸出邏輯電平、傳輸延遲、扇出系數、功耗等。其特性包括：集成塊類型、引腳邏輯圖和符號。16. TTL系列和CMOS系列存在不同的特點和電壓差別，除了兼容系列外，兩者不能直接相連，當兩者同處于一個系統中時就需要考慮接口問題。參考文獻1 R.L.托克海姆美編著，陳文楷，徐萍萍譯

50、. 數字原理. 北京：科學出版社，2002。2 Thomas L.Floyd美編著. Digital Fundamentals (Seventh Edition) (英文影印版). 北京：科學出版社，2003。3 John M. Yarbrough美編著，李書浩，仇廣煜等譯. 數字邏輯應用與設計. 北京：機械工業出版社，2000年。4 康華光編. 電子技術基礎（數字部分）. 北京：高等教育出版社，2000年。專業詞匯漢英對照晶體管-晶體管邏輯（TTL）：Transistor-Transistor LogicCMOS：Complementary Metal-Oxide Semiconductor

51、 求反：Complement雙列直插式封裝（DIP）：Dual in-line Package 扇出系數：Fan out 集成電路（IC）：Integrated Circuit反相：Inversion反相器：Inverter邏輯電平：Logic level金屬氧化物半導體場效應管（MOSFET）：Metal Oxide Semiconductor Field Effect Transistor與門：AND gate與非門：NAND gate或非門：NOR gate非門：NOT gate集電極開路門（OC）：Open Collector Gate或門：OR gate功耗：Power Dissipation傳輸延時：Propagation delay表面貼焊