1、第7章時序邏輯電路、學習目的時序邏輯電路是數字電子電路的另一個主要分支。通過本章的學習要掌握時序邏輯電路的工作特點，掌握時序邏輯電路的分析方法和設計方法，掌握各種類型的計數器的基本原理和使用方法。、內容概要.本章在介紹了時序邏輯電路的分析方法及異步計數器、同步計數器、寄存器與移位寄存器的基 本工作原理后，著重介紹了有關中規模集成電路的邏輯功能、使用方法和應用。還介紹了時序邏輯電路的 設計方法。三、學習指導0本章重點：時序邏輯電路分析和設計方法，同步計數器和異步計數器的應用，寄存器的工作原理 和分析方法。本章難點：同步計數器和異步計數器的設計。0方法提示：對時序邏輯電路的分析設計方法要認真掌握，

2、它是數字電路設計的一個基本功。在計 數器設計和分析時要把計數器看成是“狀態轉換器”，對計數器的理解要跳出“計數”的限制，把它看成 是多種狀態的相互轉換關系。7.1概述教學要求也理解時序邏輯電路的概念竺理解時序邏輯電路的工作特時序邏輯電路被跡時序邏輯電路.兩7.2時序邏輯電路的分析方法教學要求:理解同步時序邏輯電路的分析方法:了解異步時序邏輯電路的分析方法用法o掌握狀態方程、驅動方程、輸出方程的概念和用法O掌握狀態轉換圖、狀態轉換真值表和時序圖的時序邏輯電路的分析：根據給定的電路，寫出它的方程、列出狀態轉換真值表、畫出狀態轉換 圖和時序圖，而后得出它的功能。一、同步時序邏輯電路的分析方法同步時序

3、邏輯電路的主要特點：在同步時序邏輯電路中，由于所有觸發器都由同一個時鐘 脈沖信號CP來觸發，它只控制觸發器的翻轉時刻，而對觸發器翻轉到何種狀態并無影響，所以， 在分析同 步時序邏輯電路時，可以不考慮時鐘條件。1、基本分析步驟。寫方程式：驅動方程：各觸發器輸入端的邏輯表達式。狀態方程：將驅動方程代入相應觸發器的特性方程中，便得到該觸發器的狀態方程。列狀態轉換真值表：將電路現態的各種取值代入狀態方程和輸出方程中進行計算，求出相應的次態和輸出，從而列出狀態轉換真值表。如現態的起始值已給定時，則從給定值開始計算。如沒有給定時，則可設定一個現態起始 值依次進行計算。0邏輯功能的說明：根據狀態轉換真值表來

4、說明電路的邏輯功能。0畫狀態轉換圖和時序圖：狀態轉換圖：是指電路由現態轉換到次態的示意圖。時序圖：是在時鐘脈沖CP作用下，各觸發器狀態變化的波形圖。0檢驗電路能否自啟動關于電路的自啟動問題和檢驗方法，在下例中得到說明2、分析舉例例、試分析下圖所示電路的邏輯功能，并畫出狀態轉換圖和時序圖CP島1解：由上圖所示電路可看出，時鐘脈沖 CP加在每個觸發器的時鐘脈沖輸入端上。因此，它是一個 同步時序邏輯電路，時鐘方程可以不寫。 寫方程式：輸出方程：Y (J。二瓦二 1驅動方程：E QW Kf0嚴=幾萌+叫0” =1而+ TQ嚴雷=Q?Qon ©Q狀態方程:Q嚴詁 Q? + 鷲 & =

5、QinQon Q?+ Q? Qf 列狀態轉換真值表：狀態轉換真值表的作法是: 從第一個現態“ 000”開始，代入狀態方程，得次態為“ 00T，代入輸出方程，得輸出為“ 0”把得出的次態“ 001 ”作為下一輪計算的“現態”，繼續計算下一輪的次態值和輸出值。依次類推，直到次態值又回到了第一個現態值“ 000”?，F態次 態輸出RiTo0nQ嚴Q嚴Y000001000101000110110010100010010101010001 邏輯功能說明：電路在輸入第6個計數脈沖CP后，返回原來的狀態，同時輸出端 丫輸出一個進位脈沖。因此，上圖所示電路為同步六進制計數器。 畫狀態轉換圖和時序圖:狀態轉換圖和

6、時序圖如下圖所示/I狀態轉換圖的圓圈內表示電路的一個狀態,TTTT_rLTLrLrL011 I込1L即三個觸發器的狀態，箭頭表示電路狀態的轉換方向。箭頭線上方標注的X/Y為轉換條件，X為電路狀態轉換前輸入變量的取值，丫為輸出值，由于本例沒有輸 入變量，故X未標數值。檢查電路能否自啟動。三位二進制計數器應有8個狀態，由“狀態轉換圖”可看出，只有 6個狀態被利用了，這6個狀 態稱為有效狀態。還有110和111沒有被利用，稱為無效狀態。將無效狀態110代入狀態方程中進行計算， 得三個輸出狀態為111，再將111代入狀態方程后得010，為有效狀態?？梢?，該電路 如果由于某種原因 而進入無效狀態工作時，

7、只要繼續輸入計數脈沖 CP,電路便會自動返回到有效狀態工作，所以，該電路能夠自啟動二、異步時序邏輯電路的分析方法0異步時序邏輯電路的分析方法和同步時序邏輯電路的基本相同，0但在異步時序邏輯電路中，只有部分觸發器由計數脈沖信號源CP觸發，而其它觸發器則由電路內部信號觸發。0在分析異步時序邏輯電路時，應考慮各個觸發器的時鐘條件，即應寫出時鐘方程。這樣，各個觸 發器只有在滿足時鐘條件后，其狀態方程才能使用。這也是異步時序邏輯電路在分析方法上與同步時序邏 輯電路的根本不同點，應引起足夠的重視。分析舉例例、試分析下圖所示電路的邏輯功能，并畫出狀態轉換圖和時序圖。Qi-1J二回1JOC1-1KRCP解：由

8、上圖可看出，FF1的時鐘信號輸入端未和輸入時鐘信號源 CP相連，它是由FFO的Q0端輸出的負躍變信號來觸發的，所以是異步時序邏輯電路。 寫方程式:時鐘方程：CP o=CP 2=CPFF o和FF2由CP的下降沿觸發。CP 1=Q oFF 1由Qo輸出的下降沿觸發。古Q嚴-J】二屯=1 驅動方程：Lj訐QfQ宀%"廣Qr"二 Q。11 + ioQo"二 Q/Q。"Qi® = JiQ?十頁 Qf 二 Qf狀態方程：Q嚴=120? + Q2- = Q嚴QQF 列狀態轉換真值表：狀態方程只有在滿足時鐘條件后，將現態的各種取值代入計算才是有效的。設現態為

9、（JTQJ'Qr二ooo,代入輸出方程和狀態方程中進行計算，可以得出該邏輯電路的狀態轉換真值表：現態次態輸 出時鐘脈沖Qf|QiM|Q十or】QomlYCP2:CP1CPC0000010100101001gm010011013t：i011100013m10000011i表中的第一行取值，在現態二ooo時，先計算次態為二oi,由于cpi= Qo,其由0躍到1為正躍變，故FF1保持0態不變，這時丨=001。表中的第二行取值，在現態為 WQrQf 001時，得心00,這時CP1=Q o由1躍到0為負躍變，FF1由0態翻到 1態，這時（上"0"弋17 = 010。其余依此類

10、推。 邏輯功能說明:由上表可看出，該電路在輸入第 5個計數脈沖時，返回初始的000狀態，同時輸出端丫輸出一個 負躍變的進位信號，因此，該電路為異步五進制計數器。 狀態轉換圖和時序圖。根據狀態轉換真值表可畫出該電路的狀態轉換圖和時序圖，如下圖所示/InIII7.3計數器教學要求0理解計數器的分類、理解計數器的計數規律。掌握二進制計數器的組成和工作原理其應用。掌握二進制計數器和十進制計數器的功能及關于計數器的概述。計數器：用以統計輸入計數脈沖CP個數的電路，還常用于分頻和定時等。計數器的組成：有觸發器和邏輯門組成。計數器的分類：按照控制方式分：異步計數器和同步計數器。按照計數增減分：加法計數器、減

11、法計數器和加減法計數器。按照計數進制分：二進制計數器、十進制計數器和任意進制計數器。0計數器的“模”：計數器累計輸入脈沖的最大數目稱為“?！保肕表示。、異步計數器。異步計數器：計數脈沖只加到部分觸發器的時鐘脈沖輸入端上，而其它觸發器的觸發信號則由電 路內部提供，應翻轉的觸發器狀態更新有先有后的計數器，稱作異步計數器。1、異步二進制計數器(1)異步二進制加法計數器：0電路結構及工作原理演示：二進制工作原理.0狀態轉換表:4位二進制加法計數器狀態表計數順序計數器狀態Q3Q2Q1Q00000010001200103001140100501016011070111810009100110101011

12、10111211001311011411101511111600000邏輯功能分析由該表可看出：當輸入第16個計數脈沖時，觸發器都返回到初始的 Q3Q2Q1Q60000狀態 計數器的Q3輸出一個負躍變的進位信號。從輸入第 17個計數脈沖CP開始，計數器又開始了新的 環。可見，該電路為十六進制計數器。從其工作波形又可看出：輸入的計數脈沖每經一級觸發器， 增加一倍，即頻率降低一半。所以， 該計數器也是一個16分頻器。0D觸發器組成的4位異步二進制加法計數器的邏輯圖分析方法和邏輯功能同上述電路完全一樣。(2)異步二進制 減法計數：0二進制減法運算規則：1-1 = 0, 0-1不夠，向相鄰高位借1作2

13、,這時可視為(1)0 - 1 = 1。如二進制數0000-1時，可視為 (1)0000-1 = 1111; 1111-1=1110,其余減法運算以此類推。由上討論可知，4位二進制減法計數器實現減法運算的關鍵是在輸入第1個減法計數脈沖后，計數器的狀態應由0000翻到1111。電路結構：下圖所示為由JK觸發器組成的4位異步二進制減法計數器的邏輯圖。FF3FFo都為T觸發器，負 躍變觸發。為了能實現向相鄰高位觸發器輸出借位信號，要求低位觸發器由0狀態變為1狀態時能使高位觸發器的狀態翻轉，因此，低位觸發器應從 Q端輸出借位信號。CPJUL-1J OC1 1監< R0aFFfFP|FF1J >

14、;C1 IK R1J >C1 IK R亠ir >C1 IKRaD-Y3JYD。工作原理: 計數前在置0端Kd上加負脈沖，使各觸發器都為 0狀態，即Q3Q2Q1Q0 = 0000狀態。在 減法計數過程中，15為高電平。當輸入第一個計數脈沖CP時，第一位觸發器FFo由0狀態翻到1狀態，爸 端輸出 負躍變的借位信號， 使FF1由0狀態翻到1狀態，輸出負躍變的借位信號，使FF2由0狀態翻到1狀態。同理，FF3也由0 狀態翻到1狀態，4輸出一個負躍變的借位信號，使計數器翻到 Q3Q2Q1Q0 = 1111。當CP端輸入第二個減法計數脈沖時，計數器的狀態為 Q3Q2Q1Q0 = 1110。工作

15、波形：123456789 W H 1213 U 1516a_I! i iriii1 i1F"|n ；! !L-i1 ii iii vv11I1rlQt 1111IHiiit& jmrLTLrLrLrLrLrLrLrLrLrLrwv n>Ii i g j!I!_!-IIIII ugadai 111 oooio oooo0000 1H10001狀態轉換表:4位二進制加法計數器狀態表計數順序計數器狀態Q3Q2Q1Q0000001111121110311014110051011610107100181000901111001101101011201001300111400101

16、500011600002、異步十進制加法計數器異步十進制加法計數器是在4位異步二進制加法計數器的基礎上經過適當修改獲得的。它跳過了10101111六個狀態，利用自然二進制數的前十個狀態00001001實現十進制計數。O狀態轉換表:十進制計數器狀態表計數順序計數器狀態Q3Q2Q1Q0000001000120010300114010050101601107011181000910011000000電路結構:由4個JK觸發器組成的8421BCD碼異步十進制計器的邏輯圖。工作波形:12345678910a 丨丨 1111_1 1'!1e ! ! 11I11 LLa&ae!6010000

17、1OD1 QOOO3、集成異步計數器CT74LS290下圖左側所示為集成異步二五十進制計數器CT74LS290勺電路結構框圖(未畫出置0和置9輸入端)。由該圖可看出，CT74LS290由一個一位二進制計數器和一個五進制計數器兩部分組成。下圖有 側所示為CT74LS290勺邏輯功能示意圖。圖中F0A和FOB為置0輸入端，S9A和S9B為置9輸入端。OCT74LS29 0結構框圖和邏輯功能示意圖fio 2i Qi 035>CP.0A盡DB敢1CT74LS29OOCT74LS290功 能表輸入輸出說明F0 A .R0BRA.R9BCPC3Q2QiQ010X0000置001X1001置900計數

18、0邏輯功能異步置0功能：當F0 = R)a R)b= 1、S9= S9A S9B= 0時，計數器置0,艮卩QQ2Q1QO0000。與時 鐘脈沖CP沒有關系。因此，這是異步置 0。異步置 9 功能：當 S9= S9A S9B= 1、F0= R)A R)B= 0 時，計數器置 9，即卩 Q3Q2Q1Q01001，它也 與CP無關。顯然這是異步置9。計數功能：當R)a.R3B= 0、S9A S9B= 0時，CT74LS29C處于計數工作狀態，有下面四種情況，即計數脈沖由CF0端輸入，從Q0輸出時，則構成一位二進制計數器。計數脈沖由CP1端輸入，輸出為Q3Q2Q時，則構成異步五進制計數器。如Q0和CP

19、1相連，脈沖由CPo端輸入，輸出為Q3Q2Q1Q時，構成8421BCD碼異步十如Q3和CP）相連，脈沖由CP1端輸入，輸出為Q0Q3Q2Q時，構成5421BCD碼異步- 數器。-進制計數器。十進制加法計。利用異步置0功能獲得N進制（任意進制）計數器利用計數器的異步置0功能可獲得N進制計數器。這時，只要異步置0輸入端出現置0信號，計數器便立刻被置0。因此，利用異步置0輸入端獲得N進制計數器時，應在輸入第 N個計數脈沖CP后，通 過控制電路（或反饋線）產生一個置 0信號加到異步置0輸入端上，使計數器置0,便實現了 N進制計數。 具體方法如下：用S1，S2, ,， SN表示輸入1，2，,， N個計數

20、脈沖CP時計數器的狀態。.寫出N進制計數器狀態SN的二進制代碼。.寫出反饋歸零函數。這實際上是根據 SN寫置0端的邏輯表達式。.畫連線圖。主要根據反饋歸零函數畫連線圖。例、試用CT74LS290勾成六進制計數器。解：寫出S6的二進制代碼：S6 = 0110。 寫出反饋歸零函數。由于CT74LS290勺異步 置0信號為高電平1,因此，只有在Roa和Roe同時為高電平 1時，計數器才能被置0,所以Ro = Rda Rdb= Q2 Qi。 畫連線圖。由上式可知，要實現六進制計數， 應將Rda和F0B分別接Q2 Q1,同時將S9A和S9B接0。由于計 數容量為6,大于5,還應將Q0和CP1相連。Co1

21、a汁數輸入a1 CT：r+LS290OBP*-L點擊進入“同步計數器”7.4寄存器和移位寄存器教學要求理解寄存器和移位寄存器的作用和工作原理 了解集成移位寄存器的作用0寄存器是存放數碼、運算結果或指令的電路，移位寄存器不但可存放數碼，而且在移位脈沖作用 下，寄存器中的數碼可根據需要向左或向右移位。寄存器和移位寄存器是數字系統和計算機中常用的基本 邏輯部件。0個觸發器可存儲一位二進制代碼，n個觸發器可存儲n位二進制代碼。因此，觸發器是寄存器 和移位寄存器的重要組成部分。一、寄存器。用以存放二進制代碼的電路稱作寄存器。下面請看寄存器的基本結構和工作原理寄奇器寄存器.avi、移位寄存器o具有存放數碼

22、和使數碼逐位右移或左移的電路稱作移位寄存器，又稱移存器。1單向移位寄存器0右移位寄存器電路結構:下圖所示為由4個維持阻塞D觸發器組成的4位右移位寄存器。這4個D觸發器共用一個時鐘脈沖信號,因此為同步時序邏輯電路，數碼由 FFO的DO端串行輸入。0右移位寄存器工作原理:移位寄存器.0右移位寄存器狀態表:移位脈沖輸入數據移位寄存器中的數據Q0Q1Q2Q3000001110002001003110104111010左移位寄存器電路結構：下圖所示為由4個維持阻塞D觸發器組成的4位左移位寄存器。其工作原理和右移位寄存器相同 狀態轉換表和右移寄存器類似，只有輸入、輸出方向上的區別。O邏輯功能圖:輸入輸出說

23、明CRM 1M 0CPDSLDSRD0DiD2D3QdQiQ2Q30XXXXXXXXX0000置零1XX0XXXXXX保持111XXd0d1d2d3dod1d2d3:并行置數101X1XXXX1coQiQ2右移入1101X0XXXX0coQiQ2右移入0110fX1XXXXQiQ2Q31左移入1101fX0XXXXQiQ2Q30左移入0100XX1XXXX保持2.雙向移位寄存器 CT74LS194。邏輯示意圖：右圖為4位雙向移位寄存器CT74LS194的邏 輯功能示意圖。圖中囲為置零端，DoD3為并行輸 入端，DSR為右移串行數碼輸入端，DSL為左移串行 數碼輸入端，Mo和Ml為工作方式控制端

24、，QoQ3 為并行數碼輸出端，CP為移位脈沖輸入端。cpCT74LS194CR Dq Dj DjCRSL二、移位寄存器的應用1.環形計數器。邏輯圖:>ci I>ci H>ci i>ciCP 計O工作波形:L 2 S 456w_rLTTTTTT_TLria-11i2 1 1i iA1 IIiQjji0狀態轉換真值表:計數脈沖現態次態QilQ評Q5+1QT+1QS+10000100101001001002010010003100000010邏輯功能：4位環形計數器只有4個有效工作狀態，即只能計4個數。而由4個觸發器組成的二進制計16個不同的狀態，因此，4位環形計數器有12個

25、無效狀態，所以，環形計數器的狀態利用率是如環形計數器由于某種原因而進入無效狀態時， 只要繼續輸入計數脈沖CP電路就會自動返回有效 作。2 扭環計數器（約翰遜計數器）。邏輯圖:>C1眄1D>C1一 1D -AC10工作波形:CPaq2123456789-TLrLrLrLTLrLrLrLrLio狀態轉換真值表:計數脈沖現態次態QoQ評Q?+1Qg+1000000001100010011200110111301111111411111110511101100611001000710000000。邏輯功能:4位扭環計數器共有8個有效工作狀態，即可計8個數，比環形計數器多了一倍，但仍有 狀態

26、。如果由于某種原因進入無效狀態時，只要繼續輸入計數脈沖CP電路就會自動進入有效狀。七進制扭環計數器介紹:CPXXX上圖所示為由雙向移位寄存器 CT74LS194組成的扭環計數器。由該圖可看出：它是將輸出C3和C2的信號通過與非門加在右移串行輸入端 DSR上,即DS 它說明，在輸出C3、C2中任一為0時，DSR= 1;只有C3和C2同時為1時，DSR= 0,這是DSR輸入 據的根據。設雙向移位寄存器 CT74LS194的初始狀態為C0CiC2C3= 1000，置0端樸為高電平1。 M0 = 01，因此，電路在計數脈沖CP作用下，執行右移操作。四、順序脈沖發生器。順序脈沖是指在每個循環周期內，在時

27、間上按一定先后順序排列的脈沖信號。產生順序脈沖信號 的電路稱為順序脈沖發生器。在數字系統中，常用以控制某些設備按照事先規定的順序進行運算或操作。右圖所示為由雙向移位寄存器 CT74LS194 構成的順序脈沖發生器。當取 Mi Mo = 10、I = 1、 D0DiD2DB= 0001，并使電路處于 CdQC2C3= DdDiD2Db =0001，同時將C0和左移串行數碼輸入端CSL相連 時，這時，隨著移位脈沖CP的輸入，電路開始左移 操作，由QC0端依次輸出順序脈沖。順序脈沖的 寬度為CP的一個周期。它實際上也是一個環形計數Qi & &riiiCP'>Mi1CT7

28、4LS194 楓0XD皿CR Dq Dj 0 DjYI I I I10 0 0 1L 2 S 45678。下圖所示為其工作波形圖:%ictaicrs % 巧 sb _ 二 _ 一一一 ill X X X X-5>rlx一嗎n頁-耳耳0右圖所示為由同步二進制計數器CT74LS161和輸出低電平有效的3線8線譯碼器CT74LS138勾成的順序脈沖發生器。由于 CT74LS161輸出C2、Q、C0的狀態按自然二進制序態從 000 111循環變化，因此，它可作為譯碼器CT74LS138的 三位二進制代碼輸入，分別與 A2、Al、A0對應相 連。這時電路在輸入計數脈沖 CP作用下，譯碼器的 07依

29、次輸出低電平順序脈沖。為了防止產生競爭冒險現象，這里將計數脈沖CP經非門反相后作為選通脈沖 CP接到CT74LS138 的使能端SAT上來控制譯碼器的工作。當輸入計數脈沖 CP的上升沿到來時，計數器進行計數，與此同時， 非門輸出CP使CTA為低電平0,譯碼器被封鎖而停止工作，07輸出高電平。當CP下降沿到來后，CP為高電平1這時ST2 1譯碼器工作，相應輸出端輸出低電平。由上分析可看出，選通脈沖CP使譯碼器的譯碼工作時間和計數器中觸發器的翻轉時間錯開了，從而有效地消除了競爭冒險現象。Q下圖所示為其工作波形圖：1234678LT 耳U召 LI耳U耳U石U弘U耳LI7.5同步時序邏輯電路的設計教學

30、要求 了解同步時序邏輯電路的設計方法0同步時序邏輯電路的設計與分析正好相反， 它是根據給定邏輯功能的要求，設計出能滿足要求的 同步時序邏輯電路。、同步時序邏輯電路的設計方法同步時序邏輯電路的設計方法如下：0根據設計要求，設定狀態，畫出狀態轉換圖。狀態化簡。在擬定狀態轉換圖時，在滿足邏輯功能要求的前提下，電路越簡單越好。狀態分配，列出狀態轉換編碼表?；喓蟮碾娐窢顟B通常采用自然二進制數進行編碼。每個觸發器表示一位二進制數，因此，觸發器的數目 n可按下式確定：2n>N>2n 1O選擇觸發器的類型，求出狀態方程、驅動方程、輸出方程。0根據驅動方程和輸出方程畫邏輯圖。0檢查電路有無自啟動能

31、力。如設計的電路存在無效狀態時，應檢查電路進入無效狀態后，能否在 時鐘脈沖作用下自動返回有效狀態工作。如能回到有效狀態，則電路有自啟動能力；如不能，貝U需修改設 計，使電路具有自啟動能力。二、同步時序邏輯電路的設計舉例例、試設計一個同步七進制加法計數器。解： 根據設計要求，設定狀態，畫狀態轉換圖。由于是七進制計數器，因此，應有 7個不同的 狀態。分別用So，Si，,， S6表示，在狀態為S6時輸出丫=1。當輸入第7個計數脈沖時，計數器返回初 始狀態，同時，輸出Y向高位計數器送出一個進位脈沖。/I 狀態化簡。七進制計數器應有7個不同的狀態，已不能再作狀態化簡。 狀態分配，列狀態轉換編碼表。根據式

32、2n>N>2n-L可知，在n=7時，n=3，即采用三位二 進制代碼。該計數器選用三位自然二進制加法計 -1數編碼，即S0=000, S仁001, ,， S6=110。由此可列 出狀態轉換編碼表：狀態順序現態次態輸出QoQ1丫S00000010S10010100S20100110S30111000S41001010S51011100S61100001 選擇觸發器的類型，求出狀態方程，驅動方程和輸出方程。這里選用JK觸發器，其特性方程為：L* 根據上表可以得出" 丫的卡諾圖:nn+l _*Q2 、Q；q8qn 00010000(1jE00T00<LX0100?Qo V DOQ評qX 0001000CT110X010000010a0?Qo< 00 01 11 10根據卡諾圖地：輸出方程:Q?+1= QTQoO+qVq?Q?+1= Qo«f+Q2QuQ?狀態方