1、3-8譯碼器和8-3 優先編碼器實驗報告3-8譯碼器：一、實驗步驟1 打開Modelsim SF 6.2b2 點擊FileNewSourceVerilog進入程序編輯狀態3 編輯3-8譯碼器的源代碼4 按建進入保存鍵面，將程序命名為decoder_38.v（程序名應與代碼中的編輯名一致），在D盤新建文件夾并命名為decoder_38，選中該文件夾點擊保存5 選擇主菜單FileNewSourceVerilog進入程序編輯狀態6 編輯3-8譯碼器的測試代碼7 按建進入保存鍵面，將程序命名為decoder_38_tp.v（程序名應與代碼中的編輯名一致），選中新建的decoder_38點擊保存8 選擇

2、主菜單FileNewProject，在彈出的建立新項目的對話框中，填入新項目的名稱（decoder_38名稱應與代碼中的編輯名一致），及所在文件夾D:/decoder_38，點擊OK9 在新出現的對話框中點擊Add Existing File將decoder_38與decoder_38_tp添加到新建的項目中，關閉對話框10 按進行編譯，代碼無誤后，在Library界面選中workdecoder_38_tp，點擊11 選中要檢驗的波形代碼，點擊右鍵，選擇Add to WavesSelected Signals加入被檢驗波形，選擇中一個檢驗波形12 打開Quartus 8.113 點擊FileN

3、ew Project Wizard在出現的界面完成新項目decoder_38的創建14 點擊左上方出現的decoder_38，點擊編譯，成功后選中decoder_38點擊右鍵選中LocateLocate in RTL View，完成電路仿真2、源代碼測試代碼3、時序仿真結果4、綜合結果5、結果分析仿真結果分析：3-8譯碼器有三個輸入，八個輸出，沒有優先級實驗結果分析：譯碼器工作情況波形與理論結果一致結論：源代碼中控制了3-8譯碼器的邏輯功能只能是將輸入的三位二進制代碼翻譯成相應輸出電路的信號，并且無優先級之說。8-3優先編碼器一、實驗步驟1 打開Modelsim SF 6.2b2 點擊File

4、NewSourceVerilog進入程序編輯狀態3 編輯8-3優先編碼器的源代碼4 按建進入保存鍵面，將程序命名為code_83.v（程序名應與代碼中的編輯名一致），在D盤新建文件夾并命名為code_83，選中該文件夾點擊保存5 選擇主菜單FileNewSourceVerilog進入程序編輯狀態6 編輯8-3優先編碼器的測試代碼7 按建進入保存鍵面，將程序命名為code_83_tp.v（程序名應與代碼中的編輯名一致），選中新建的code_83點擊保存8 選擇主菜單FileNewProject，在彈出的建立新項目的對話框中，填入新項目的名稱（code_83名稱應與代碼中的編輯名一致），及所在文件

5、夾D:/code_83，點擊OK9 在新出現的對話框中點擊Add Existing File將code_83與code_83_tp添加到新建的項目中，關閉對話框10 按進行編譯，代碼無誤后，在Library界面選中workcode_83_tp，點擊11 選中要檢驗的波形代碼，點擊右鍵，選擇Add to WavesSelected Signals加入被檢驗波形，選擇中一個檢驗波形12 打開Quartus 8.113 點擊FileNew Project Wizard在出現的界面完成新項目code_83的創建14 點擊左上方出現的code_83，點擊編譯，成功后選中code_83點擊右鍵選中LocateLocate in RTL View，完成電路仿真2、源代碼測試代碼3、仿真結果4、綜合結果5、結果分析仿真結果分析：8-3優先編碼器有8個輸入，3個輸出，從源代碼中可以看出din7的優先級最高。實驗結果分析：編碼器工作情況波形與理論結果一致，din7的