1、CPU勺發(fā)展趨勢(shì)1.技術(shù)發(fā)展趨勢(shì)（1）工藝的影響。在過去30多年的發(fā)展過程中，高性能微處理器基 本上都是按照著名的摩爾定律在發(fā)展。根據(jù)世界半導(dǎo)體行業(yè)共同制訂 的2003年國(guó)際半導(dǎo)體技術(shù)發(fā)展路線圖及其 2004年更新，未來(lái)15年 集成電路仍將按摩爾定律持續(xù)高速發(fā)展。 預(yù)測(cè)到2010年，高性能CPU 芯片上可集成的晶體管數(shù)將超過 20億個(gè)（到2018年超過140億個(gè)） 4。半導(dǎo)體技術(shù)的這些進(jìn)步，為處理器的設(shè)計(jì)者提供了更多的資源（無(wú)論是晶體管的數(shù)量和種類）來(lái)實(shí)現(xiàn)更高性能的芯片，從而有可能 在單個(gè)芯片上創(chuàng)造更復(fù)雜和更靈活的系統(tǒng)。隨著晶體管集成度的越來(lái)越高、頻率和計(jì)算速度的越來(lái)越快，芯片的 功耗問題、晶

2、體管的封裝、芯片的蝕刻等越來(lái)越難以處理。 這些因素 使得摩爾定律本身的發(fā)展及其對(duì)處理器的影響發(fā)生了一些深刻的變 化。首先，根據(jù)上述的路線圖，摩爾定律指出的發(fā)展趨勢(shì)已經(jīng)變緩，由原來(lái)的1.5年一代變?yōu)?-3年一代。除了技術(shù)本身的難度增加以外，集 成電路生產(chǎn)線更新?lián)Q代的成本越來(lái)越昂貴， 生產(chǎn)廠家需要更多的時(shí)間 來(lái)收回生產(chǎn)線成本也是一個(gè)重要原因。其次，處理器主頻正在和摩爾定律分道揚(yáng)鐮。 摩爾定律本質(zhì)上是晶體 管的尺寸以及晶體管的翻轉(zhuǎn)速度的變化的定律，但由于商業(yè)的原因， 摩爾定律同時(shí)被賦予每1.5年主頻提高一倍的含義4 , 5, 6。事實(shí)上過去每代微處理器主頻是上代產(chǎn)品的兩倍中， 其中只有1.4倍來(lái)源

3、于器件的按比例縮小，另外1.4倍來(lái)源于結(jié)構(gòu)的優(yōu)化，即流水級(jí)中邏 輯門數(shù)目的減少。但目前的高主頻處理器中，指令流水線的劃分已經(jīng) 很細(xì)，很難再細(xì)分。例如，Pentium IV的20級(jí)流水線中有兩級(jí)只進(jìn) 行數(shù)據(jù)的傳輸，沒有進(jìn)行任何有用的運(yùn)算。另外，集成度的提高意味 著線寬變窄，信號(hào)在片內(nèi)傳輸單位距離所需的延遲也相應(yīng)增大，連線延遲而不是晶體管翻轉(zhuǎn)速度將越來(lái)越主導(dǎo)處理器的主頻。功耗和散熱 問題也給進(jìn)一步提高處理器主頻設(shè)置了很大的障礙。因此，摩爾定律將恢復(fù)其作為關(guān)于晶體管尺寸及其翻轉(zhuǎn)速度的本來(lái)面目，摩爾定律中關(guān)于處理器主頻部分將逐漸失效。此外，雖然集成度的提高為處理器的設(shè)計(jì)者提供了更多的資源來(lái)實(shí)現(xiàn) 更高性

4、能的芯片，但處理器復(fù)雜度的增加將大大增加設(shè)計(jì)周期和設(shè)計(jì) 成本。針對(duì)上述問題，芯片設(shè)計(jì)越來(lái)越強(qiáng)調(diào)結(jié)構(gòu)的層次化、 功能部件的模塊 化和分布化，即每個(gè)功能部件都相對(duì)地簡(jiǎn)單，部件內(nèi)部盡可能保持通 信的局部性。(2)結(jié)構(gòu)的影響。在計(jì)算機(jī)過去60年的發(fā)展歷程中，工藝技術(shù)的發(fā) 展和結(jié)構(gòu)的進(jìn)步相得益彰，推動(dòng)著計(jì)算機(jī)功能和性能的不斷提高。 工 藝技術(shù)的發(fā)展給結(jié)構(gòu)的進(jìn)步提供了基礎(chǔ)，而結(jié)構(gòu)的進(jìn)步不僅給工藝技 術(shù)的發(fā)展提供了用武之地，同時(shí)也是工藝技術(shù)發(fā)展的動(dòng)力 3。在過去60年的發(fā)展歷程中，計(jì)算機(jī)的體系結(jié)構(gòu)每20年左右就出現(xiàn)一 個(gè)較大突破，已經(jīng)經(jīng)歷了一個(gè)由簡(jiǎn)單到復(fù)雜，由復(fù)雜到簡(jiǎn)單，又由簡(jiǎn)單到復(fù)雜的否定之否定過程。最早

5、期的處理器結(jié)構(gòu)由于工藝技術(shù)的限制，不可能做得很復(fù)雜，一般都是串行執(zhí)行；后來(lái)隨著工藝技術(shù)的發(fā) 展，處理器結(jié)構(gòu)變得復(fù)雜，流水線技術(shù)、動(dòng)態(tài)調(diào)度技術(shù)、CACH技術(shù)、 向量機(jī)技術(shù)被廣泛使用，典型的代表如 舊M360系列的機(jī)器以及Cray 的向量機(jī)；RISC技術(shù)的提出使處理器結(jié)構(gòu)得到一次較大的簡(jiǎn)化；但 后來(lái)隨著工藝技術(shù)的進(jìn)一步發(fā)展以及多發(fā)射技術(shù)的實(shí)現(xiàn)，RISC處理器的結(jié)構(gòu)變得越來(lái)越復(fù)雜。以Intel和HP為代表研制的EPIC結(jié)構(gòu)的 實(shí)現(xiàn)并沒有從根本上對(duì)處理器結(jié)構(gòu)進(jìn)行本質(zhì)簡(jiǎn)化。在上述過程中，每一次由簡(jiǎn)單到復(fù)雜的變革都蘊(yùn)涵著進(jìn)一步簡(jiǎn)化的因素，例如在早期的復(fù)雜處理器CDC6600以及Cray向量機(jī)中，已經(jīng)有了只

6、由load和store 進(jìn)行訪存的概念，舊M 360/91中的Tomasulo算法被后來(lái)的RISC處 理器普遍使用。同樣，每一次由復(fù)雜到簡(jiǎn)單的變革，也蘊(yùn)涵著再次復(fù) 雜的基礎(chǔ)，例如RISC結(jié)構(gòu)的特點(diǎn)使得它可以充分利用多發(fā)射以及亂 序執(zhí)行來(lái)提高性能，而多發(fā)射和亂序執(zhí)行又會(huì)增加處理器的復(fù)雜度。以近年來(lái)RISC微處理器結(jié)構(gòu)沒有大的突破為標(biāo)志，RISC結(jié)構(gòu)已經(jīng)成 熟。現(xiàn)在的RISC微處理器普遍能允許幾十到上百條指令亂序執(zhí)行， 如Alpha 21264處理器的指令隊(duì)列最多可以容納 80條指令，MIPS R10000為 32 條，HP8700 為 56 條，POWER為 200 多條，PIV 為 106 條

7、（PIV處理器雖然指令系統(tǒng)是CISC,但內(nèi)部的微操作則具備了很 多RISC的特征）7, 8, 9, 12, 13。目前，包括超標(biāo)量 RISC和EPIC 在內(nèi)的指令級(jí)并行技術(shù)使得處理器核變得十分復(fù)雜，通過進(jìn)一步增加 處理器核的復(fù)雜度來(lái)提高性能已經(jīng)十分有限。同時(shí)，由于以下原因，通過結(jié)構(gòu)的方法細(xì)分流水線來(lái)提高主頻的方法將來(lái)很難再延續(xù)下去：一是不可能使用少于 6-8個(gè)FO4（等效4扇出 反相器）產(chǎn)生出波形好的時(shí)鐘脈沖；二是隨著流水級(jí)的增加流水線結(jié) 構(gòu)的效率會(huì)越來(lái)越低；三是由封裝承受能力引起的熱包封限制使得難 以實(shí)施很深的互連流水線結(jié)構(gòu)；四是結(jié)構(gòu)和電路的創(chuàng)新將越來(lái)越多地 用于減輕給互連RC 效應(yīng)帶來(lái)的不

8、良影響而不太可能直接改善頻率響 應(yīng)。目前的高主頻處理器中，一級(jí)流水級(jí)只有10-15級(jí)FO4的延遲，考慮到控制流水線的鎖存器本身的延遲，實(shí)際留給有效處理工作的邏 輯只有6-9級(jí)FO4已經(jīng)難以再降低。因此，傳統(tǒng)的高主頻復(fù)雜設(shè)計(jì)遇到了越來(lái)越嚴(yán)重的障礙，需要探索新的結(jié)構(gòu)技術(shù)來(lái)在簡(jiǎn)化結(jié)構(gòu)設(shè)計(jì)的前提下充分利用摩爾定律提供的片 內(nèi)晶體管，以進(jìn)一步提高處理器的功能和性能。（3）功耗問題。隨著主頻的不斷提高，功耗問題越來(lái)越突出。現(xiàn)代 的通用處理器功耗峰值已經(jīng)高達(dá)上百瓦。例如，Alpha 21364為100瓦，AMD Opteron是90瓦，Intel的安騰2已超過100瓦。相應(yīng)地， 主板上向CPLft電的電流已

9、接近100安培，跟發(fā)動(dòng)汽車時(shí)蓄電池需要 供出的電流差不多。最近，Intel公司利用90nm工藝重新實(shí)現(xiàn)了 Pentium 4（簡(jiǎn)稱P4）。但新的P4竟然和原先用0.13微米工藝制造出 來(lái)的P4跑一樣高的主頻（不超過4GHz 。這主要是因?yàn)镮ntel沒有 辦法把芯片在高頻工作時(shí)的功耗降下來(lái)，如果進(jìn)一步提高主頻，芯片的功耗太大，芯片產(chǎn)生的熱量散不出去導(dǎo)致片內(nèi)溫度升高，反過來(lái)導(dǎo)致芯片的性能和芯片的穩(wěn)定性下降。有的發(fā)燒友通過提高芯片電壓并在芯片上加了異常復(fù)雜的散熱和冷卻裝置后，已經(jīng)把P4超頻工作到6.5GHz了(當(dāng)然這種工作狀態(tài)是不能持續(xù)太長(zhǎng)的時(shí)間的)。事實(shí)上， 超過150瓦的功耗，無(wú)論是目前芯片的封

10、裝還是主板的供電能力，都已經(jīng)難以為繼了。在移動(dòng)計(jì)算領(lǐng)域，功耗更是壓倒一切的指標(biāo)。因此 如何降低功耗的問題已經(jīng)十分迫切。CMO出路的功耗與主頻和規(guī)模都成正比，跟電壓的平方成正比，而 主頻在一定程度上又跟電壓成正比。降低功耗需要包括工藝技術(shù)、物理設(shè)計(jì)、體系結(jié)構(gòu)設(shè)計(jì)、系統(tǒng)軟件以及應(yīng)用軟件的共同努力。如果說(shuō) 傳統(tǒng)的CPUS計(jì)追求的是每秒運(yùn)行的次數(shù)(performance per second) 以及每一塊錢所能買到的性能(performance per dollar),那么在今 天，每瓦特功耗所得到的性能(performance per watt)已經(jīng)成為越來(lái) 越重要的指標(biāo)。因此，必須探索新的結(jié)構(gòu)，通

11、過包括工藝技術(shù)、物理 設(shè)計(jì)、體系結(jié)構(gòu)設(shè)計(jì)、系統(tǒng)軟件以及應(yīng)用軟件的共同努力來(lái)降低功耗。(4)應(yīng)用的變化。在計(jì)算機(jī)發(fā)展的初期，處理器性能的提高主要是 為了滿足科學(xué)和工程計(jì)算的需求，非常重視浮點(diǎn)運(yùn)算能力；而且主頻 不是很高，功耗的問題不是很突出。隨著 Internet和媒體技術(shù)的迅 猛發(fā)展，網(wǎng)絡(luò)服務(wù)和移動(dòng)計(jì)算逐漸成為一種非常重要的計(jì)算模式，這一新的計(jì)算模式迫切要求微處理器具有響應(yīng)實(shí)時(shí)性、處理流式數(shù)據(jù)類 型的能力、支持?jǐn)?shù)據(jù)級(jí)和線程級(jí)并行性、更高的存儲(chǔ)和 I/O帶寬、低 功耗、低設(shè)計(jì)復(fù)雜性和設(shè)計(jì)的可伸縮性；要求縮短芯片進(jìn)入和退出市 場(chǎng)的周期。此外還應(yīng)該看到，以個(gè)人電腦(PQ為主要應(yīng)用模式的桌面應(yīng)用已經(jīng)

12、逐漸趨向飽和。一方面，對(duì)于大部分的桌面用戶（如上網(wǎng)、辦公、家 庭應(yīng)用等），目前的PC性能已經(jīng)足夠，再通過定義新的應(yīng)用來(lái)提高 PC機(jī)的用戶對(duì)性能的要求（象Intel和Microsoft 一直做的那樣） 已經(jīng)有較大難度。另一方面，使用 PC機(jī)的人群已經(jīng)趨向穩(wěn)定，如果 需要大幅度增加計(jì)算機(jī)的使用人群，就需要通過使用模式等的革命大 幅度降低計(jì)算機(jī)的購(gòu)買和使用成本。與此相對(duì)應(yīng)的是，雖然科學(xué)計(jì)算 計(jì)算機(jī)已經(jīng)不是市場(chǎng)的主流產(chǎn)品，但人類對(duì)科學(xué)計(jì)算的需求是永無(wú)止 境的，高性能計(jì)算技術(shù)在航空航天、石油勘探和開發(fā)、大范圍氣象預(yù) 報(bào)、核爆炸模擬、材料設(shè)計(jì)、藥物設(shè)計(jì)、基因信息學(xué)、密碼學(xué)、人工 智能、經(jīng)濟(jì)模型、數(shù)字電影等

13、領(lǐng)域起著重要的作用。高性能計(jì)算機(jī)可 以對(duì)所研究的對(duì)象進(jìn)行數(shù)值模擬和動(dòng)態(tài)顯示，獲得實(shí)驗(yàn)很難得到甚至 得不到的結(jié)果，從而產(chǎn)生了除了理論科學(xué)和實(shí)驗(yàn)科學(xué)以外的第三類科 學(xué)，即計(jì)算科學(xué)。在上述情況下，需要處理器的結(jié)構(gòu)充分利用集成度的提高帶來(lái)的海量 晶體管資源，在滿足新型的網(wǎng)絡(luò)服務(wù)和媒體的應(yīng)用的同時(shí)兼顧傳統(tǒng)的 科學(xué)計(jì)算的應(yīng)用。根據(jù)上述工藝、結(jié)構(gòu)、功耗、應(yīng)用等幾個(gè)方面的趨勢(shì)，需要對(duì)處理器 的微體系結(jié)構(gòu)進(jìn)行突破性的變革，這場(chǎng)變革應(yīng)該是一場(chǎng)由復(fù)雜到簡(jiǎn)單 的變革，應(yīng)該面向網(wǎng)絡(luò)服務(wù)和媒體的應(yīng)用，應(yīng)該考慮低功耗的要求， 應(yīng)該采用層次的結(jié)構(gòu)簡(jiǎn)化物理設(shè)計(jì)的復(fù)雜度。目前，片內(nèi)多處理器及多線程技術(shù)作為較好符合上述趨勢(shì)的處理器

14、結(jié)構(gòu)技術(shù)正在成為處理 器體系結(jié)構(gòu)設(shè)計(jì)的熱點(diǎn)。2.國(guó)內(nèi)外現(xiàn)狀目前國(guó)外高性能微處理器的研制有兩個(gè)明顯的趨勢(shì)。一是研制高性能處理器的公司在市場(chǎng)的洗牌中越來(lái)越集中到少數(shù)幾家；二是單處理器性能的繼續(xù)提高在主頻、結(jié)構(gòu)、功耗等方面都碰到了明顯的障礙，因 此各微處理器公司都紛紛推出多核結(jié)構(gòu)的微處理器。在九十年代末生產(chǎn)主流通用處理器的廠家很多，如Intel、AMD IBIVkHR SUN DEG SGI等公司，形成了在通用處理器市場(chǎng)群雄逐鹿的局 面。然而，經(jīng)過近十年的市場(chǎng)洗牌，很多公司由于市場(chǎng)原因退出了通 用處理器領(lǐng)域。目前，DEC HR SGI已經(jīng)逐漸退出了處理器設(shè)計(jì)的 角逐。最早退出通用處理器市場(chǎng)的是 DE

15、C的Alpha處理器。Alpha處理器無(wú) 論從結(jié)構(gòu)設(shè)計(jì)還是物理設(shè)計(jì)的角度都堪稱技術(shù)的經(jīng)典，甚至被很多教科書所采用，尤其是Alpha 21264采用0.35um的工藝實(shí)現(xiàn)四發(fā)射亂 序執(zhí)行的結(jié)構(gòu)達(dá)到了 600MHz勺目標(biāo)，現(xiàn)在也很難找到另外一支隊(duì)伍 能做出來(lái)。但在處理器市場(chǎng)中一個(gè)經(jīng)驗(yàn)的規(guī)律是：技術(shù)越先進(jìn)的公司， 越?jīng)]有市場(chǎng)。在DE公司實(shí)現(xiàn)把同時(shí)多線程結(jié)構(gòu)做到極致的 Alpha 21464過程中，DES司就在1998被Compaq攵購(gòu)了。具有諷刺意義的是，Alpha處理器的最早收購(gòu)者，Compa必司卻比它 更早消失。惠普公司在經(jīng)過一筆富有爭(zhēng)議的交易中合并了Compaq司（這次的交易甚至導(dǎo)致了惠普管理

16、層與包括惠普家族在內(nèi)的部分股 東的長(zhǎng)時(shí)間的劇烈沖突）卻馬上面對(duì)一個(gè)個(gè)棘手的問題，即在擴(kuò)展基 于新的64位構(gòu)架（IA64）系統(tǒng)生產(chǎn)線的同時(shí)，是否還要生產(chǎn)正在走 下坡路的另外兩個(gè)系列的產(chǎn)品（PA-RISC和Alpha）。目前，HP公司 已經(jīng)宣布原Compaq勺所有Alpha處理器開發(fā)和服務(wù)都將逐步中止（至 2010年），而原先EV8的開發(fā)小組已經(jīng)完整地被Intel招募了并且 馬上就投入了 IA64架構(gòu)的研發(fā)工作中，Alpha退出歷史舞臺(tái)已經(jīng)是 不爭(zhēng)的事實(shí)。HP公司自己開發(fā)的PA8000系列處理器在2004年1月 發(fā)布雙核的PA8800芯片后也很久沒有看到新產(chǎn)品推出10。生產(chǎn)MIPS系列高性能處理器

17、的SGI公司以2002年宣布停止MIPS 18000的研發(fā)為標(biāo)志，也退出了處理器研發(fā)的歷史舞臺(tái)。由于連續(xù)十 幾年的虧損，SGI公司已經(jīng)難以為繼。在剩下的幾個(gè)微處理器生產(chǎn)廠商 舊Mk Intel、AM用SUNt前三者 目前還看不到停止研發(fā)處理器的跡象，但舊M已經(jīng)宣布不再對(duì)外銷售 Power系列處理器。SU心司是否繼續(xù)研發(fā)處理器則很大程度上取決 于其雄心勃勃的Ultra SPARCV能否取得成功。下面對(duì)上述幾個(gè)公司 在多核處理器的研發(fā)方面的情況做簡(jiǎn)單介紹。（1）舊M是最先推出多核微處理器的廠商，在高度自動(dòng)化的MPUF發(fā)工藝上采用0.13微米工藝實(shí)現(xiàn)的Power4+已成為多核微處理器的 代表性產(chǎn)品。

18、舊M在藍(lán)色基因巨型機(jī)中使用自己的雙核芯片，奠定了 其在多核微處理器研制方面的領(lǐng)先地位。2001年發(fā)布的Power4片內(nèi)集成兩個(gè)Power3處理器核，每個(gè)核為8 路超標(biāo)量處理器，亂序執(zhí)行，一級(jí) Cache私有，分別含有32KB的數(shù) 據(jù)Cache和64KB的指令Cache,共享片內(nèi)1.5MB的二級(jí)Cache Power4 采用180nm制造工藝銅互連，7層金屬布線，大約集成了 1.74億個(gè)晶體管13。2004年舊M又發(fā)布了 Power5, Power5是雙核同時(shí)多線程微處理器， 集成兩個(gè)處理器核，每個(gè)核為同時(shí)多線程(SimultaneousMulti-Threading, 簡(jiǎn)稱SMT處理器，能夠同

19、時(shí)執(zhí)行2個(gè)線程。Power5 由Power4擴(kuò)展而來(lái)，改造為SM攻增加了 24%的芯片面積。Power5 片內(nèi)集成了 1.92MB的二級(jí)Cache,此外還集成了三級(jí) Cache的目錄 以及存儲(chǔ)控制器。Power5采用130nm制造工藝，集成了大約2.76億 個(gè)晶體管，工作頻率在1.90GHz左右14。Power4/Power5主要用于 高性能服務(wù)器和適度規(guī)模并行計(jì)算機(jī)系統(tǒng)。2006年發(fā)布的Power6采用舊M的65nm SOI工藝，10層金屬層，目 標(biāo)是5G Hz。相又t于90 nm的工藝，在同樣功耗的情況下，性能提高 了 30% 主要原因是采用 DSL (dual-stress line )

20、技術(shù)，該技術(shù)通 過在CMOS channe加上不同的應(yīng)力來(lái)達(dá)到提高電子或電洞遷移率。Power6中主要通過電路設(shè)計(jì)提高主頻，其處理器核白頻率達(dá)到5GHz Power6是兩路的多核處理器(Chip Multi-Processor ,簡(jiǎn)稱CMP設(shè) 計(jì)，集成了兩個(gè)同時(shí)多線程的處理器核，每個(gè)核含有私有的L2 cache。 4個(gè)Power6可以封裝在一個(gè)多芯片模組中(MCM ,包括32MB勺L3 victim cache 。(2) Intel在過去一直不斷對(duì)外表示，要推出超過十億晶體管的處 理器以捍衛(wèi)摩爾定律，而 Montecito就是Intel帶給全世界的答案： 17.2億晶體管18。在晶體管數(shù)目的競(jìng)

21、賽中，Intel憑借Montecito取得遙遙領(lǐng)先的地位。Montecito是一款雙核多線程處理器，同時(shí)開 發(fā)指令集并行性和線程級(jí)并行性，每個(gè)處理器核在Itanium2的基礎(chǔ)上增加了 2路阻塞多線程機(jī)制。Montecito采 用90nm的制造工藝，片內(nèi)集成17.2億晶體管，每個(gè)處理器核分別含 有16KB 一級(jí)指令 Cache 16KB一級(jí)數(shù)據(jù)Cache. 1MBi級(jí)指令Cacha 256KBX級(jí)數(shù)據(jù) Cache以及12MB三級(jí)Cache,最大功耗大約為100W 但CPU根據(jù)當(dāng)時(shí)的情況自動(dòng)超頻或降頻運(yùn)行，最低功耗可減少到 70W Montecito 被 Microprocessor Report

22、 評(píng)為 2004 最佳的服務(wù)器 處理器，于2005年下半年發(fā)布。Intel在自己微處理器的發(fā)展藍(lán)圖 中指出，今后各個(gè)領(lǐng)域的CPLB將采用多核結(jié)構(gòu)。Intel基于P4系 列的雙核處理器為SmithField ,采用90nm工藝，將兩個(gè)P4的處理 器直接封裝在芯片上采用共享前端總線的結(jié)構(gòu)，Yonah的處理器為共 享L2 caches和系統(tǒng)接口，可以部分消除之前的前端總線競(jìng)爭(zhēng)沖突問 題。2006年Intel推出了基于Core構(gòu)架的處理器Conroe （酷睿2）,處 理器核基于Pentium M,最重要的一點(diǎn)是增加了流水線的寬度，由處 理3條x86指令到能處理4條x86指令，增強(qiáng)了 SS電能，由64位

23、 通路增加到128位的通路，以及能執(zhí)行128位的讀指令（load）,在 cache共享上，能動(dòng)態(tài)調(diào)節(jié)cache的分配，最優(yōu)化cache的性能。Intel 的數(shù)據(jù)表明Conroe比上一代處理器在性能上提高了 40%而功耗降 低了 40%(3) AMf?口 Intel 一直是全球處理器市場(chǎng)上的兩大宿敵。面對(duì)處理器高功耗的制約，Intel和AMK約而同地將目光轉(zhuǎn)向了多核處理器。 AMDt展64位多核CPU勺步伐走在了 Intel前面，2004年8月演示 了雙核Opteron ,其產(chǎn)品供貨于2005年中期開始。雙核 Opteron片 內(nèi)集成2個(gè)x86-64核，每個(gè)處理器核有獨(dú)立的L2 cache ,通

24、過 crossbar互聯(lián)處理器核和系統(tǒng)請(qǐng)求接口，片內(nèi)集成的內(nèi)存控制器， 此外還集成互連和I/O控制器，包含3個(gè)HyperTransport接口，能 夠方便地實(shí)現(xiàn)多處理器互連和I/O通信。雙核Opteron采用90nm制 造工藝，晶體管數(shù)量在2億個(gè)以上，功耗小于95W大大提高了微處 理器的實(shí)際效能，相對(duì)于Intel早期推出的雙核處理器，AMDT極大 的性能和功耗有效性優(yōu)勢(shì)17, 21。(4) SUNff口 IBM一直在高端服務(wù)器市場(chǎng)競(jìng)爭(zhēng)激烈。2001年，IBM率 先發(fā)布了它的雙核處理器 POWER4而SU心司直到2004年上半年 才發(fā)布了它的第一款雙核微處理器 UltraSPARC IV,并在下

25、半年推出 了 UltraSPARCIV+。UltraSPARCIV 采用 CMTchip multithreading ) 技術(shù)，片上集成了兩個(gè) UltraSPARC III的內(nèi)核、二級(jí)Cache的tag 體和MCU外部緩存16MB每個(gè)內(nèi)核獨(dú)享8MB UltraSPARC IV由德 州儀器生產(chǎn)，采用0.13微米工藝，主頻1.2GHz,功耗100W和 UltraSPARC III管腳兼容，實(shí)現(xiàn)系統(tǒng)的平滑升級(jí)。UltraSPARC IV+是UltraSPARC IV的0.09微米工藝的升級(jí)版本，而且增加了片上高 速緩存的容量，主頻1.8GHz。根據(jù)Sun公司內(nèi)部人士透露，Sun公司 即將推出片內(nèi)8

26、個(gè)處理器核，每個(gè)處理器核4線程的UntraSPARCV152004年Sun公司公布了 Niagara ,也稱為UltraSPARC T1,包括8個(gè) 處理器核，每個(gè)核支持4個(gè)線程，共支持32個(gè)線程16。2006年8 月，Sun公司推出了 Niagara-2 ,包括8個(gè)Sparc的處理器核，每個(gè) 核支持8個(gè)線程，共享4MB的L2 cache,分為8個(gè)bank, 16路組相 聯(lián)，使用Crossbar把處理器核和L2 cache互聯(lián)，含有4個(gè)雙通道的 FBDIMMCfully buffered DIMM內(nèi)存控制器，含有兩個(gè)網(wǎng)絡(luò)端口，1個(gè)PCI-E x8的端口，其信號(hào)管腳為711個(gè)，管腳的總數(shù)為1831

27、。與國(guó)外微處理器設(shè)計(jì)廠家不斷合并相對(duì)應(yīng)的是國(guó)內(nèi)微處理器設(shè)計(jì)能 力在“十五”期間的快速增長(zhǎng)。在過去的五年中，國(guó)內(nèi)微處理器設(shè)計(jì) 主要包括以下特點(diǎn)：(1)在通用處理器和嵌入式處理器的研發(fā)方面都蓬勃展開；(2)產(chǎn)業(yè)化剛開始起步，還需要較長(zhǎng)時(shí)間形成規(guī)模產(chǎn)業(yè)化；(3)主要集中 在單處理器核的設(shè)計(jì)方面，部分研究單位在單處理器的研發(fā)方面已經(jīng) 達(dá)到很高的水平，可望在“十一五”期間展開多核處理器的研發(fā)。在國(guó)家863計(jì)劃和中國(guó)科學(xué)院知識(shí)創(chuàng)新工程資助下，中科院計(jì)算所從 事龍芯系列高性能通用處理器的研制，先后完成32位的龍芯1號(hào)、64位的龍芯2號(hào)和龍芯2號(hào)增強(qiáng)型處理器(簡(jiǎn)稱龍芯2E)的研制。 龍芯2E兼容MIPS II

28、I指令系統(tǒng)，采用四發(fā)射的動(dòng)態(tài)超標(biāo)量超流水線 結(jié)構(gòu)，實(shí)現(xiàn)了先進(jìn)的轉(zhuǎn)移猜測(cè)、寄存器重命名、動(dòng)態(tài)調(diào)度等亂序執(zhí)行 技術(shù)，以及非阻塞的 Cache訪問、取數(shù)猜測(cè)(Load Speculation )、存數(shù)合并緩存(Store Fill Buffer )等動(dòng)態(tài)存儲(chǔ)訪問機(jī)制。龍芯 2E 的浮點(diǎn)部件能夠支持SIMD結(jié)構(gòu)的媒體運(yùn)算以及雙單精度（Paired-Single ）的浮點(diǎn)運(yùn)算。龍芯2E片內(nèi)含64KB一級(jí)指令高速 緩存、64KB一級(jí)數(shù)據(jù)高速緩存、以及512KB二級(jí)高速緩存，片內(nèi)集 成了 DDR3存控制器。龍芯2E采用意法半導(dǎo)體（ST）90nm工藝設(shè)計(jì)， 主頻達(dá)到1GHz具有低功耗（5 8瓦）、高安全性特點(diǎn)

29、，SPECCPU2000 的定點(diǎn)/浮點(diǎn)實(shí)測(cè)分值均達(dá)到500分，性能與中檔的Intel P4處理器 相當(dāng)。基于龍芯2E的Linux-PC系統(tǒng)可以滿足絕大多數(shù)的桌面應(yīng)用， 包括運(yùn)行瀏覽器、辦公套件、播放多媒體視頻等。龍芯 2E于2006年 9月通過中科院組織的鑒定，鑒定專家組一致認(rèn)為：“龍芯 2E高性 能通用CPUS片在單處理器設(shè)計(jì)方面已達(dá)到國(guó)際先進(jìn)水平， 居國(guó)內(nèi)通 用CPUW制領(lǐng)先水平”。基于龍芯2E的低成本龍夢(mèng)電腦、龍芯筆記 本等樣機(jī)已經(jīng)研制出來(lái)，正進(jìn)入試點(diǎn)階段，產(chǎn)業(yè)化前景良好1 , 2。目前，計(jì)算所正進(jìn)行龍芯3號(hào)多核處理器的研制。龍芯3號(hào)將采用可 擴(kuò)展設(shè)計(jì)，處理器核數(shù)目很容易從幾個(gè)擴(kuò)展到幾十

30、個(gè)；將采用超級(jí)虛擬機(jī)技術(shù)，使得多種指令集（包括 MIPS Sun Sparc、X86）應(yīng)用能 夠同時(shí)運(yùn)行。止匕外，對(duì)于傳統(tǒng)的如何利用多處理器核加速單線程問題， 龍芯3號(hào)也將會(huì)采用軟硬件結(jié)合的并行虛擬機(jī)方式加以解決。根據(jù)龍芯發(fā)展路線圖，龍芯3號(hào)的第一個(gè)原型芯片將于2007年底推出。2003年，國(guó)防科技大學(xué)承擔(dān)了 863計(jì)劃高性能通用CPUS片重 大研究課題（YHFT64-I） , 2005年國(guó)防科大又承擔(dān)了該項(xiàng)目的滾動(dòng) 支持項(xiàng)目。YHFT64-I采用目前EPIC技術(shù)，利用軟硬件方法實(shí)現(xiàn)Intel 指令集兼容，能夠并發(fā)執(zhí)行8條指令。芯片設(shè)計(jì)采用了大量先進(jìn)的微體系結(jié)構(gòu)技術(shù)，如：多級(jí)分支預(yù)測(cè)技術(shù)、寄存

31、器堆棧技術(shù)、控制前瞻/數(shù)據(jù)前瞻、謂詞執(zhí)行技術(shù)以及低功耗技術(shù)等，能夠有效開發(fā)指令集 并行性，極大提高處理器性能。YHFT64-1支持通用操作系統(tǒng)，支持 多處理器結(jié)構(gòu)，支持?jǐn)?shù)據(jù)庫(kù)、 WE勞服務(wù)器應(yīng)用。該芯片所有設(shè)計(jì)已 經(jīng)完成，采用 Chartered 0.13 m m Nominal 1P8M工藝，核心邏輯規(guī) 模5800萬(wàn)晶體管，采用HPBGA寸裝，功耗12瓦，面積10X10mm2 引腿696個(gè)，工作頻率300MHz在2005年上半年完成投片。此外，中芯微電子和北京大學(xué)、清華大學(xué)、同濟(jì)大學(xué)等單位也已研制 成功嵌入式CPU以及有關(guān)的SOC3.高性能微處理器發(fā)展前沿3.1 研究中的幾種新型體系結(jié)構(gòu)的處

32、理芯片下面簡(jiǎn)單介紹國(guó)外研究中的幾種新型體系結(jié)構(gòu)的處理芯片。(1)舊M開發(fā)中的千萬(wàn)億次(PetaFLOPS計(jì)算機(jī)藍(lán)色基因(Blue Gen© 中的核心處理芯片是探索新型高性能 CPUfr系結(jié)構(gòu)的重要一步。該芯 片中含32個(gè)簡(jiǎn)單的PowerPCa理器及內(nèi)嵌的DRAM峰值性能可達(dá)到 32GFLOPS將DRA喋成在片內(nèi)，使處理器到存儲(chǔ)器的訪問延遲大為 縮短，訪問帶寬大大提高，也很大程度上減少了能量的消耗。為了通 過精簡(jiǎn)設(shè)計(jì)提高運(yùn)算速度和極大地降低功耗，每個(gè)處理器能執(zhí)行的指 令的數(shù)量都大大地減少了，但每個(gè)處理器仍可支持8個(gè)同時(shí)執(zhí)行的線 程以提高處理器利用率。片上還集成了 6個(gè)2GB/S帶寬的通

33、道以實(shí)現(xiàn) 與系統(tǒng)中其它同類芯片的通信。另外，考慮到構(gòu)建超大規(guī)模計(jì)算系統(tǒng)時(shí)不可避免地會(huì)碰到因某個(gè)（些）結(jié)點(diǎn)失效而影響整體系統(tǒng)可用性的 情況，它嘗試采用自穩(wěn)定和自修復(fù)的技術(shù)， 即自動(dòng)地從個(gè)別處理器或 線程的失效中恢復(fù)過來(lái)。為此，在硬件上，處理器和通信鏈路上都采 用了大量的冗余設(shè)計(jì)，在軟件上，也需要特別增加分布式控制和恢復(fù) 的機(jī)制。圖1 RAW中一個(gè)處理器的框圖MIT研究的可重構(gòu)RAWt理芯片采用了另一種思路27。RAWS 單個(gè)芯片上將幾百個(gè)非常簡(jiǎn)單的處理單元，用可重構(gòu)邏輯連接起來(lái)， 實(shí)現(xiàn)高度并行的體系結(jié)構(gòu)。RAWt許編譯器（或其它相當(dāng)?shù)能浖ぞ撸?重新構(gòu)建硬件體系結(jié)構(gòu)的低層細(xì)節(jié)，對(duì)每個(gè)要加速的應(yīng)用

34、實(shí)現(xiàn)最佳的 資源分配。這種結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)單，單元內(nèi)部和單元之間的互連線短，能 充分地支持流水線并行性，特別適于未來(lái)線寬變窄的半導(dǎo)體制造工 藝。RAW勺研究者認(rèn)為，開始時(shí)，RA怫系結(jié)構(gòu)還只適于流式的信號(hào) 處理計(jì)算，但RA昉法未來(lái)將發(fā)展成為普適的解決方案。圖1給出了 RA忡一個(gè)處理器的框圖。其中下半部分就是一個(gè)普通的 RISC流水線處理器（具復(fù)雜度跟龍芯1號(hào)差不多）。其特殊之處在 于在執(zhí)行部件前的旁路部分，除了常規(guī)從寄存器中取出的操作數(shù)和從 功能部件剛算出的操作數(shù)外，還有通過通信網(wǎng)絡(luò)從別的處理器那里送 過來(lái)的操作數(shù)。在靈活的互連網(wǎng)絡(luò)的配合下，這個(gè)機(jī)制巧妙地把多個(gè) 處理器的功能部件耦合在一起，構(gòu)成功能復(fù)

35、雜、動(dòng)態(tài)重構(gòu)的并行處理 系統(tǒng)。（3）在2005年國(guó)際固態(tài)電路會(huì)議（ISSCC上，舊M、Sony和Toshiba 首次公開介紹了設(shè)計(jì)中的 Cell高性能處理芯片30。這三個(gè)企業(yè)聯(lián) 合設(shè)計(jì)Cell芯片的工作始于2001年3月。Cell的一個(gè)主要用途是Sony的第三代Playstation 游戲機(jī)PS3,彳S舊M同時(shí)也宣稱，Cell 將是片上超級(jí)計(jì)算機(jī)（supercomputer-on-a- chip ）。從 ISSCC2005 上披露的第一款Cell芯片的情況來(lái)看，它確實(shí)能同時(shí)滿足前述兩個(gè)方面的應(yīng)用要求。Cell處理芯片可在4GH改率下工作， 其宣稱的峰值浮點(diǎn)運(yùn)算速度為256GFLOPS可惜這只是

36、單精度且不符合IEEE 754標(biāo)準(zhǔn)的浮點(diǎn)運(yùn)算（如果針對(duì)游戲應(yīng)用，這是合適的，因?yàn)樗俣缺染雀匾ell同時(shí)也支持完全符合IEEE 754標(biāo)準(zhǔn)的 雙精度浮點(diǎn)運(yùn)算，但速度約是單精度的十分之一，估計(jì)為25-30GFLOPS即使這個(gè)速度，也達(dá)到了當(dāng)前主流高性能微處理芯片 的5-10倍。因此，基于Cell處理芯片，在一個(gè)機(jī)柜里就可以實(shí)現(xiàn)足 以躋身TOP500非行榜前列的超級(jí)計(jì)算機(jī)。Cell采用了與主流高性能處理芯片全然不同的片內(nèi)分布式體系結(jié)構(gòu)（圖2）。總體上看，它由一個(gè)相對(duì)比較簡(jiǎn)單的支持同時(shí)雙線程并行 的雙發(fā)射64位PowerPC核（稱為PPE和8個(gè)SIMD型向量協(xié)處理 器（稱為SPE構(gòu)成。片內(nèi)有

37、一個(gè)高帶寬的環(huán)狀高速總線（ 日B）把 PPE SPE及RAMBUS存接口控制器（MIQ、FlexI/O 外部總線接口 控制器（BIC）連接起來(lái)。PP注要負(fù)責(zé)控制并執(zhí)行操作系統(tǒng)，SPE完 成主要的計(jì)算任務(wù)。SPE的SIMM行部件是128位寬的，從而可在一個(gè)時(shí)鐘周期里完成4個(gè)32位的定點(diǎn)或浮點(diǎn)乘加運(yùn)算SPE里內(nèi)置了 256KB的SRA昨?yàn)榫植看鎯?chǔ)器（它的編址獨(dú)立于片外的DRAM。不采用自動(dòng)調(diào)配數(shù)據(jù)的cache機(jī)制，使SPE更像一個(gè)向量處理器，從 而也更多地依賴程序員或編譯器的作用來(lái)發(fā)揮性能。同樣，SPE里沒有動(dòng)態(tài)分支預(yù)測(cè)機(jī)制。所以，SPE配備了較大的寄存器堆（128個(gè)128 位的寄存器）來(lái)盡量減少

38、對(duì)存儲(chǔ)器的訪問，并盡可能地展開循環(huán)、減 少分支。Cell雖然實(shí)現(xiàn)了很高的性能，但也存在一些問題。例如，如果要往 游戲或多媒體以外的應(yīng)用發(fā)展，編程模型和軟件開發(fā)問題還沒有很好 解決。又如，前面提到的芯片設(shè)計(jì)的復(fù)雜度和功耗問題也沒有很好地 解決。Cell的第一款芯片用42.5mm尺寸的BGA寸裝，共1236個(gè)接 觸點(diǎn)，其中506個(gè)是信號(hào)。據(jù)估計(jì)在1.1V供電4GH迄行時(shí)，芯片功 耗約50-80瓦（據(jù)說(shuō)1.4V供電時(shí)可運(yùn)行到5.6GHz,功耗180瓦）。>90納米SOI工藝全定制實(shí)現(xiàn)，8層銅連線，芯片面積為221mm2含 2.34億晶體管。這個(gè)復(fù)雜度已經(jīng)超過了 Intel的安騰二代，如果想 用

39、在家用游戲機(jī)里，成本是個(gè)大問題（據(jù)說(shuō) Sony計(jì)劃在PS3里采用 只包括4個(gè)SPE的Cell版本）。Cell芯片采用42.5mm 舊M和德克薩斯州立大學(xué)聯(lián)合開發(fā)中的 TRIPS（Tera-Op Reliable Intelligently adaptive processing System ） 芯片是設(shè)計(jì)具有每秒 萬(wàn)億次運(yùn)算能力芯片的第一個(gè)嘗試28 , 29。TRIPS結(jié)構(gòu)采用粗粒度 的處理器內(nèi)核，以便在有較高指令級(jí)并行性的單線程應(yīng)用上實(shí)現(xiàn)更高的性能；并在同一芯片上重復(fù)設(shè)置許多這樣的內(nèi)核，便于擴(kuò)充。片上 還集成了存儲(chǔ)部件和通信部件，并允許軟件調(diào)度程序?qū)λ鼈冹`活配 置，以獲得最佳性能。圖3給出

40、了 TRIPS結(jié)構(gòu)的一個(gè)大略框圖。左邊 是其總體框圖，包括八個(gè)網(wǎng)格處理器（黑色大方塊）、若干可配置的 存儲(chǔ)體（灰色小方塊）和一些連接片外存儲(chǔ)器（DRA僻列）的接口 通道（黑點(diǎn)）。右邊是網(wǎng)格處理器的具體結(jié)構(gòu)，其中圓點(diǎn)是處理單元， 外圍的一圈長(zhǎng)方塊里有共享的寄存器堆、高速緩存、分支預(yù)測(cè)器等。圖3 TRIPS處理器結(jié)構(gòu)圖TRIPS的目標(biāo)是在35納米的工藝條件下，達(dá)到5TFLOPS勺峰值浮點(diǎn) 運(yùn)算性能。TRIPS同時(shí)還兼顧桌面應(yīng)用和服務(wù)器應(yīng)用，希望到 2010 年，能把桌面PC高性能計(jì)算、數(shù)字信號(hào)處理、服務(wù)器應(yīng)用等都統(tǒng) 一到同一類型的CPUS片上。（5） AMDE在逐步公布其技術(shù)路線圖，尤其是四核處理

41、器的計(jì)算技術(shù)。 該四核處理器采用65納米技術(shù)，其具有2MEE級(jí)緩存、512KB二級(jí) 緩存和64KB一級(jí)緩存。該設(shè)計(jì)的四個(gè)核共享硅底板和隔熱層，與現(xiàn) 有的Socket F （1207）兼容。這樣，用戶就能輕松實(shí)現(xiàn)性能升級(jí)， 而無(wú)須擔(dān)心圖像管理問題。該技術(shù)突出之處在于 65納米SOI處理技 術(shù)、經(jīng)過改進(jìn)的Power Now!性能、集成的存儲(chǔ)器控制器和直接互連 架構(gòu)。AM加核處理器技術(shù)還將包括：改進(jìn)的分支預(yù)測(cè)、亂序 Load執(zhí)行、雙128位SSE»據(jù)流、位級(jí)控制擴(kuò)展和SSET展。另外，還包 括8GB眇的HyperTransport連接、改進(jìn)的 Crossbar > DDR及持技 術(shù)。

42、(6) Intel開發(fā)萬(wàn)億級(jí)研究芯片。2006年9月26日，在Intel開發(fā)者論壇中，Intel公司的首席技術(shù)官Justin Rattner 首次介紹了 Intel的“萬(wàn)億級(jí)”研究原型芯片及其三個(gè)主要的技術(shù)突破。“萬(wàn)億 級(jí)”研究原型芯片是世界上第一個(gè)達(dá)到每秒1萬(wàn)億次浮點(diǎn)運(yùn)算(onetrillion floating-point operations-per-second, TeraFLOP 的處理器，包括80個(gè)處理器核，頻率為3.1 GHz。該研究原型芯片綜 合了 Intel公司近來(lái)在硅光子學(xué)方面的技術(shù)突破， 達(dá)到了萬(wàn)億次級(jí)計(jì) 算操作的三個(gè)主要要求：即TeraOPS的性能、每秒萬(wàn)億字節(jié)的訪存帶

43、寬以及每秒萬(wàn)億比特的I/O速度。盡管這些技術(shù)的商業(yè)應(yīng)用可 能在未來(lái)數(shù)年才能實(shí)現(xiàn)，不過這畢竟是在計(jì)算機(jī)和服務(wù)器中進(jìn)行萬(wàn)億 次級(jí)操作方面跨出的激動(dòng)人心的第一步。第一個(gè)創(chuàng)新點(diǎn)是：與其他現(xiàn)有芯片的晶體管排列方式不同，“萬(wàn)億級(jí)”芯片包括了80個(gè)瓦片(tile ),排成8X10的行列結(jié)構(gòu)。每一個(gè)瓦片都包括一個(gè)帶簡(jiǎn)單指 令設(shè)置的小型核心，用于處理浮點(diǎn)數(shù)據(jù)，但是與Intel的結(jié)構(gòu)不兼容。 第二個(gè)創(chuàng)新點(diǎn)是：有一個(gè)20兆字節(jié)的SRA岫存芯片，具被重疊綁定 在處理器模上。與處理器模的疊放使數(shù)百個(gè)芯片互連成為可能，并且可在內(nèi)存和核心之間提供超過每秒萬(wàn)億字節(jié)的帶寬。第三個(gè)創(chuàng)新點(diǎn)是 采用混合硅激光芯片，該技術(shù)可以形成每秒

44、萬(wàn)億比特的光學(xué)通路。9精神的三間小屋1 .理斛'1精神的三間小屋”的深刻內(nèi)涵及其紿予的生活啟示。2 .學(xué)習(xí)本文的寫作技巧。3.晶味文章具有的獨(dú)法美學(xué)風(fēng)范的語(yǔ)言，引導(dǎo)學(xué)生關(guān)注自身心靈，提升精神境界。導(dǎo)人新課我們今天生活在豐畜的信息世界里，人們關(guān)注物質(zhì)上的事物運(yùn)還多過了精神層面的，這就造成了物質(zhì)上雷有，精神上當(dāng)而艮醫(yī)乏的現(xiàn)殺。而真正的幸福不僅僅取決于物質(zhì)上的雷有，還您精神的畜足精神的備是，可以為人生鑄就一種永恒的力*。那么，人的精神如何富足起來(lái)呢，那就必須要給人的精神活動(dòng)以空間。今天我們就來(lái)學(xué)習(xí)構(gòu)賄5的#神的三間小屋。二' 教學(xué)新課目標(biāo)導(dǎo)學(xué)一：初讀課文，理清足.器1.學(xué)注自讀課文。

45、2.按照議論文的叁本轉(zhuǎn)構(gòu)法思合文章分8,理淵乍希思H3明確：文章結(jié)構(gòu)第一部分（1- 6）;引出話題-一如何布蹴們的靈空間。第二*吩（7-17）:分析人們的精神世界里應(yīng)該建立 ,三間小屋”該該部分可分為三層：第一層（7-8）:分析如何建立第一間曲中小屋，即碰者愛和恨的小屋。第二層（9-13）:分析如何建立第二間精神小屋，即鹿放著事業(yè)的小屋。第三層（14 -17）：分析如何建立第三間精神小屋，即安旗卻值身的小屋。第三部分（18-19）:指出冊(cè)才神的三間小屋建筑得美觀結(jié)實(shí)的條件，并希望在此叁礎(chǔ)上把小層找建成精神大忌教學(xué)提示】議論文的叁本轉(zhuǎn)構(gòu)法點(diǎn)：提出問題，分析問題，斛決問題。目標(biāo)導(dǎo)學(xué)二：再讀課文，深

46、入理斛課文內(nèi)容I細(xì)談1-6段，回咨以下問題。（1）第一守吩可以分成兩層，請(qǐng)你說(shuō)說(shuō)隊(duì)0®分開，并說(shuō)一說(shuō)兩個(gè)層?JU間的聯(lián)系，以及第一部分在全文中的作用。明確：第1-3段：寫作渚對(duì)兩句名言的穎厥與思考。由使用空間概念指迷人的心靈引出0培心之所，該有怎樣的面積和布置”,從而引發(fā)談著思考。第4-6段：緊承前文內(nèi)容，由身體潔？加控間引出對(duì)人心靈活動(dòng)的空間的足.考。這兩層之間的關(guān)系基層層深入的。這一部分引出下文對(duì)'1為自己的精神修建三間小屋”的論述。教學(xué)提示說(shuō)理文段濟(jì)之間的關(guān)系一般不少評(píng)兩種，一種基層層采入關(guān)系，一種基并列關(guān)系。（2作者認(rèn)為應(yīng)該修建三間精神小屋的履園基什么，明確：為了給精

47、神建立棲息地，使人低度、美而' 莊嚴(yán)' 偉大' 真誠(chéng)' 翻T永恒。2間i奏7-17段，小組討論，回咨以下問題。（1評(píng)一間小屋中有愛也有恨，作者希望我們?nèi)绾翁幚硭鼈兊年P(guān)系，明確：經(jīng)常打掃，給愛留下足妨的空間。（2）如何才能讓第二間精神小屋堅(jiān)固優(yōu)推呢，明確：有事業(yè)心，選擇自己愛好的' 造合自己的事業(yè)，建iS勢(shì)力向上的小層。（3）,否則，鳩占&蛤i,李代桃值，那層內(nèi)心基雞飛狗跳，不得安寧” f 中， 、鴿”指的基什么，'鳩"指的基什么，'鳩占&蛤T在文中表達(dá)的意思具什么，明確：鴿”指的基 '事業(yè)“。'鳩

48、"指的基,事業(yè)之外的賀生物"。'鳩占&蛤T指的基葵生物取代了事業(yè)的位置。（4閏第三間小屋B寸作者為什么說(shuō) ,在我們的小屋里，住著所有我們訓(xùn)iH的人，睢獨(dú)沒有我4值己”，明確：這基一個(gè)信息高度發(fā)達(dá)的社會(huì)，我們能灰不同渠道接熟種紛繁復(fù)雜B3信息，漸漸，有的人就祓這個(gè)信息社會(huì)所同化了，常常值源逐流，用彳蟻的觀點(diǎn)來(lái)肯定事物的價(jià)值，常常以為眾人所追求的就聶他們自己得票的。于基別人的兄.想' 夕陛的信息代替了他們自己的兄.想，使自己成為缺乏思港和思考的人，所以說(shuō) ,睢獨(dú)沒有我們自己“。（5）你認(rèn)為在第三間精神小屋中應(yīng)該怎樣 ,安放我們自身”呢?明確：安放自身您思

49、老，擁有獨(dú)立的總卷。（6）請(qǐng)你£哈日常生活，說(shuō)說(shuō)你基否嘗試過如此格建'1精神的三間小屋”。教學(xué)提示引導(dǎo)學(xué)生在對(duì)'精神的三間小屋”的理斛叁礎(chǔ)上來(lái)常魁活，加可達(dá)到反耳生活，常視自我情神世界，建構(gòu)自我精神世界的目的。（7）咫尉次的理斛，說(shuō)缺 ,精神的三間小屋”之間的內(nèi)在聯(lián)系，并分析作#基按照怎樣B3限序來(lái)寫這三間小屋的。明確：三間小層基一個(gè)整體，其中碰我們自身的小屋JM艮本，基心靈大廈的叁礎(chǔ)，我們只有擁有自己的主見，才能明確自己所愛和所憎恨的，才Bi得什么樣的事業(yè)能帶我們真正的，快樂。作者聶按照層層采人的班序來(lái)寫這三間小屋的。3 .細(xì)讀第18 -19段，概括這兩段的內(nèi)容。明

50、確：總結(jié)金文，指出建立精神棲息地基我們的義務(wù)和也利，向人們提出執(zhí)大精神空間的建議。目標(biāo)導(dǎo)學(xué)三：晶味文本法包語(yǔ)言，體會(huì)文本之術(shù)法任抹充一：本文在語(yǔ)言上具有怎樣B3諄點(diǎn)，請(qǐng)做新要分析。抹充£眺一：文本星然為說(shuō)理文，但基巧用比喻、說(shuō)理形殺，文辭優(yōu)美，增讀了文章的美嫂和可談tt。如,如果想重溫祥和，就得;轉(zhuǎn)焚香，酒掃庭院。銷毀你的精神應(yīng)圾，重整你的精神天磁，讓一束*m的陽(yáng)光，灰天畫灑入”,以 精神應(yīng)圾”指心中的恨以財(cái)便的精感，以,重整你的精神天JE板”指除掉那些不1»度的精感，讓關(guān)心、愛等1»度的精感注入心間。抹充£眺二：語(yǔ)言雷有哲理性。如,安放我們自身”

51、9;1給愛留下足妨的容&”萼句子具有深刻的哲理意味，都晟對(duì)人生的高度常視，越談越妙，越晶越見文章的深刻性。抹充二：說(shuō)說(shuō)下面一用了哪種論證方法，請(qǐng)做新要分析。假若愛比恨多，小屋就光明溫暖，像一座金色池烤，有紅包的鯉盒濟(jì)弋，那曷你的大福氣。假如恨t昧多，小屋就限風(fēng)慘慘，厲鳧出沒，你的精神若崛形銷售立。明確：運(yùn)用了對(duì)上說(shuō)證的方法，把心中愛比恨多和心中恨t昧多兩種內(nèi)心世界進(jìn)行比，突出了兩種內(nèi)心世界所帶來(lái)的錢然不同的精神生活，一個(gè)快樂無(wú)比，一個(gè)若咸國(guó)給人以曾示。目標(biāo)導(dǎo)學(xué)四：總結(jié)全文1 .本文構(gòu)思新穎獨(dú)游。以三間小屋為載體，間述了精神追求的內(nèi)涵及其意義，激勵(lì)人們關(guān)注自己的心靈，提升精神境界。2本文

52、聶一S領(lǐng)論' 指得' 掙I肝T木的說(shuō)理性散文，通過對(duì)精神的三間小屋的指得'間述，表現(xiàn)了關(guān)注個(gè)也 關(guān)注自我' 關(guān)注人的精神生活的兄霓.。三' 板書設(shè)計(jì)情神的三間小屋愛和恨-一打掃-一給愛留下是魴的容& （低度的小屋）事業(yè)-一自我導(dǎo)找-選擇自己適哈和愛好的事業(yè)（勢(shì)力向上的小層）自身-一思考-一擁有力垃的足.想（莊嚴(yán)' 真誠(chéng)的小屋）撐鼓情神的世界大廈可取之處重視學(xué)法的指導(dǎo)，重文本理斛，理性分析，從多個(gè)方面鎖網(wǎng)談能力。注重聯(lián)系生活，學(xué)以致用，逋過重點(diǎn)語(yǔ)句的分析使學(xué)注增強(qiáng)了對(duì)作者思卷觀點(diǎn)的理解在授課過程中，也會(huì)啟發(fā)學(xué)生關(guān)注自身心靈，提升精神境界。不

53、足之處由于學(xué)生對(duì)生活的領(lǐng)悟程度尚有欠缺，1墳章的哲理鄭3體會(huì)尚不充分。10岳的蜀己1 .有感情地朗讀課文，把握重音及節(jié)奏并背誦金文。2.奧析精練' 生動(dòng)的諳言及精彩im段。3學(xué)習(xí)文章4御事' 號(hào)*掙胡啾論巧妙£給的號(hào)源4.深刻理斛和正確評(píng)價(jià)范仲淹,先天下之憂而憂，后天下之樂而樂”的生活理相的政聆抱負(fù),樹立正確的人生觀。第 1課B寸一' 導(dǎo)入新課雌B寸代許多有志的女人士大夫都把,窮則獨(dú)善其身，達(dá)則兼濟(jì)天下”當(dāng)作自己的人生信條。他41為官時(shí)積極從政，力主改革，為官一方，造福百姓，祓吃時(shí)，則奇情山水，獨(dú)善其身。方弒'物除元'范仲淹其中的代表。游別基范

54、仲淹 ,不以物喜，不以己若“,先天下之憂而U,后天下之樂而樂”,更晟表現(xiàn)出了曲大的胸懷和遠(yuǎn)大的抱負(fù)，成為天下人的楷蟆。今天我們就來(lái)學(xué)習(xí)他的名篇岳陽(yáng)樓記。二' 教學(xué)新課目標(biāo)導(dǎo)學(xué)一：認(rèn)識(shí)作者，了斛寫作皆兼作者新介：岳舊橫記選自鋪神淹全京，作者范仲淹（989 -1052）,字希文，d晾政哈彖' 文學(xué)彖。他出身穌，幼鈣5父，對(duì)下層人民的痛苦感受極深。2啰登進(jìn)士第，因蒙于直言強(qiáng)說(shuō)!，層道貶斥，久不祓重用。主元三年，任陜西經(jīng)略安撫招討副使，加翡對(duì)西更的昉和，層立戰(zhàn)功。慶歷三年，西宴請(qǐng)和，范仲淹還朝，任參知?jiǎng)t。曾提出十條改革，蜿，包括限制以 '息蔭"為官' 選用干練

55、的人員'嚴(yán)格執(zhí)行政令等，又主張興修水？!。國(guó)道保令祇反對(duì)罷政，于慶歷五年泛放鄧加，之后還做H杭州' 青州的大守。后在超Si州壬途中痣死。危號(hào) ,文正",世稱 ,范文正公”，有蹴次正公宗傳世。寫作皆豪 «岳陽(yáng)樓記基范仲淹祓罷去參知政事一職而貶官河南鄧州時(shí)，應(yīng)好友滕子京之請(qǐng)而作。滕子京請(qǐng)范仲淹為重修岳陽(yáng)樓寫記，并送去一幅砸庭晚秋邱。范仲淹依據(jù)此胤憑著豐畜的想第寫下了千古右篇岳陽(yáng)尚己 。B5?京與范仲淹同年舉進(jìn)士國(guó)才華出眾但豪近自負(fù)，祓權(quán)貴所崛貶謫到岳州做大守。范仲淹熟知他的足悉和性稅制勸空他，為!1-直無(wú)機(jī)會(huì)。適逢滕子京重修岳陽(yáng)樓，請(qǐng)范仲淹代鋁記勝，這就給了范仲

56、淹一個(gè)規(guī)箴知己的好機(jī)會(huì)，國(guó)自己在吃中，亦有抒發(fā)自己理想的需要，于基范仲淹就寫下了這ST抒發(fā)自己胸褸' 規(guī)勸朋友的千古右篇。岳陽(yáng)樓：在湖南尚岳陽(yáng)市巴丘山下，戚涯三國(guó)時(shí)期美國(guó)都替曹肅的同乓臺(tái)。唐朝張說(shuō)在閱兵臺(tái)舊址建造樓閣，取名,岳陽(yáng)樓”,常與文人雅客登樓斷詩(shī)。后李白' 杜甫'白居易' 李商榜'劉禹揶面當(dāng)然等詩(shī)人相繼登樓吟詠，岳陽(yáng)樓聲名益大。目標(biāo)導(dǎo)學(xué)二:梳理文言字詞，疏通文義1 .請(qǐng)ffijgi告文注釋疏通文義 2.積累文章中常見的文言修。1-5司多義（1和：政逋人和 和樂至若春和景明和.S）（2）3：政通人和低利）d維巫峽通向）（3網(wǎng)：予觀夫巴陵勝狀著此則岳

57、陽(yáng)樓之大觀也球）（4左：濁浪排空天空）長(zhǎng)煙一空消散）（5）-：T萬(wàn)夙散詞-"）長(zhǎng)期一空全）（6）極：南極瀟湘至' 到達(dá)此樂何極盡頭）（7）以：屬于作文以記之 來(lái)不以物溶不以己若 因?yàn)椋?）或：而或長(zhǎng)煙一空有B報(bào)或異二者之為 或許' 也許，表示顆的語(yǔ)氣 通假字】（1）百度具興 '具”同 ,俱1金皆）（2）屬于作文以記之、屬“同'1喝"，喝附詞類活用（1慶歷四年春，滕子京謫守巴陵郡守：荀司作動(dòng)詞,做 大守）（2）先天下之憂而憂，后天下之樂而樂 光形容詞作/亂在 之前。后：形言詞作狀通在 之后皓今異義】（1）氣豫萬(wàn)千古義：兼殺。令義：大氣的#55

58、和現(xiàn)殺）（2）»人古義:如果沒有。令義：細(xì)小華殊句式（1）刻唐賢令人詩(shī)厥于其上。ttim后量）（2銜遠(yuǎn)山，吞長(zhǎng)江 省略句）（3）2客3扒，多會(huì)于此。狀諳后量）（4）居廟堂之高則憂其段處江湖之遠(yuǎn)則憂其君。定諳后量）（5）吾謔與歸，賓諳前置）目標(biāo)導(dǎo)學(xué)三 朗讀課文，整體感知 1斷耨?文，嘗試劃分初讀節(jié)奏。以第二段為例，標(biāo)示節(jié)奏：予/觀夫/巴陵勝狀，在閑庭一湖。銜/遠(yuǎn)山，吞/長(zhǎng)江，尚舒笳孰橫無(wú)際混助陣少唬氣豫萬(wàn)千，此/則岳陽(yáng)樓之大觀也，前人之述/備矣。然則dt®巫峽，WirilB,迂客人，多會(huì)于此，覽物之情，獴無(wú) /異乎，教學(xué)揶而1Ks文言文節(jié)奏劉分的首發(fā)諳詞'關(guān)聯(lián)詞iB后面要有停頓。般言文中連在一起的兩個(gè)單音節(jié)詞，朗讀時(shí)須停南汾加主話和謂諳之間應(yīng)停頓，動(dòng)詞與所帶賓諳 補(bǔ)諳之間應(yīng)停頓。朗讀停電賤體現(xiàn)出各略成分。總2,要正確劃分朗讀節(jié)奏，就必須以準(zhǔn)確理僦文句的意更為前提，用咫曷朗讀停頓的規(guī)徽粉分析判斷。2.書讀百遍，其義日見，反復(fù)有感情地朗諸文章，以達(dá)到理僦文意的目的。3.整體感知，劃分文章結(jié)構(gòu)。明確：全文共5段，分為三部分。第一*吩（1）:寫重修岳陽(yáng)樓的皆景和作記緣由。第二*吩（2-4）.指號(hào)岳陽(yáng)樓同國(guó)的素包，引出 ,迂客人"登樓,覽物”而產(chǎn)生的兩種不同感受。該才吩可分為兩層：第一層 （2）.寫洞庭湖的也并提出 ,迂客3扒