1、AT89C51 單片機簡介AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器(FPEROFalsh Programmable and Erasable Read Only Memory )的低電 壓，高性能 CMOS 位微處理器，俗稱單片機。AT89C2051 是一種帶 2K 字節(jié)閃爍 可編程可擦除只讀存儲器的單片機。單片機的可擦除只讀存儲器可以反復擦除100 次。該器件采用 ATME 高密度非易失存儲器制造技術(shù)制造，與工業(yè)標準的MCS-51 指令集和輸出管腳相兼容。由于將多功能 8 位 CPUS閃爍存儲器組合在單個芯片中，ATME 的 AT89C51 是一種高效微控制器，AT89

2、C2051 是它的一種精 簡版本。AT89C 單片機為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。I VCC爲Pfl. :PH.J lAO :PD-3也口對:P0 4 IAD4) :PO S W)右4鼻*0 .PG. 74ADJ 9tlS葉ALE.Pmann PSEWmwF7 1A14):PJ$1AU|IpJAT89C20511 主要特性:與 MCS-51 兼容 4K 字節(jié)可編程閃爍存儲器壽命：1000 寫/擦循環(huán)數(shù)據(jù)保留時間：10 年全靜態(tài)工作：0Hz-24Hz三級程序存儲器鎖定-128*8 位內(nèi)部 RAMAT89C51RST/VPP r: P3 t(TDh P3 1XTA.L2XTA

3、L1 (INThP3.2 (rwTih P3.3 j(TChF3J T1) P3.BGNO :hvccPl.7b PI e:PV5:PI.4Pl.3Pl.5P1.1(AINt):PIO( (Arno) ):P3.72 2A1DPl 1 ( AD P,AS| 32 可編程 I/O 線-兩個 16 位定時器/計數(shù)器-5 個中斷源-可編程串行通道低功耗的閑置和掉電模式片內(nèi)振蕩器和時鐘電路2管腳說明：VCC 供電電壓。GND 接地。P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電 流。當 P1 口的管腳第一次寫 1 時， 被定義為高阻輸入。 P0 能夠用于外部程序

4、 數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。在 FIASH 編程時，P0 口作 為原碼輸入口，當FIASH 進行校驗時，P0 輸出原碼，此時 P0 外部必須被拉P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口，P1 口緩沖 器能接收輸出 4TTL 門電流。P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸 入，P1 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASHS程和校驗時，P1 口作為第八位地址接收。P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口，P2 口緩沖器可 接收，輸出 4 個 TTL 門電流，當 P2 口被寫“ T

5、 時，其管腳被內(nèi)部上拉電阻拉 高，且作為輸入。并因此作為輸入時，P2 口的管腳被外部拉低，將輸出電流。 這是由于內(nèi)部上拉的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù) 存儲器進行存取時，P2 口輸出地址的高八位。在給出地址“ 1”時，它利用內(nèi) 部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2 口輸出其特殊功能寄存器的內(nèi)容。P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個TTL 門電流。當 P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉

6、為低電平，P3 口將輸出電流（ILL ）這是由于上拉的緣故。P3 口也可作為 AT89C5 啲一些特殊功能口，如下表所示: 口管腳備選功能P3.0 RXD （串行輸入口）P3.1 TXD （串行輸出口）P3.2 /INTO （外部中斷 0）P3.3 /INT1 （外部中斷 1）P3.4 T0 （記時器 0 外部輸入）P3.5 T1 （記時器 1 外部輸入）P3.6 /WR （外部數(shù)據(jù)存儲器寫選通）P3.7 /RD （外部數(shù)據(jù)存儲器讀選通）P3 口同時為閃爍編程和編程校驗接收一些控制信號。RST 復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的 高電平時間。ALE/PROG 當訪問

7、外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地 位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時，ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器 時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EHfe址上置 0。此 時，ALE 只有在執(zhí)行 MOV，MOV 指令是 ALE 才起作用。另外，該引腳被略微 拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。/PSEN 外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每 個機器周期兩次/PS

8、EN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。/EA/VPP:當/EA 保持低電平時，則在此期間外部程序存儲器（0000H-FFFFH，不管是否有內(nèi)部程序存儲器。注意加密方式 1 時，/EA 將內(nèi)部鎖定為 RESET當/EA 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此 引腳也用于施加 12V 編程電源（VPP。XTAL1 反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。XTAL2 來自反向振蕩器的輸出。3 振蕩器特性：XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以 配置為片內(nèi)振蕩器。 石晶振蕩和陶瓷振蕩均可采用。 如采用外部時鐘源驅(qū)動器 件， XTAL2應(yīng)不接。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此 對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。4 芯片擦除：整個 PERO 陣列和三個鎖定位的電擦除可通過正確的控制信號組合， 并保持 ALE 管腳處于低電平 10ms 來完成。在芯片擦操作中，代碼陣列全被寫“ 1”且在任何非空存儲字節(jié)被重復編程以前，該操作必須被執(zhí)行。此外，