實驗四 計數器_第1頁
實驗四 計數器_第2頁
實驗四 計數器_第3頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、數字邏輯 實驗內容實驗四 計數器 一、實驗目的1掌握使用小規模集成器件設計計數器的方法；2掌握使用中規模集成器件設計任意模值計數器的方法； 2掌握使用Verilog HDL設計計數器的方法。3掌握時序邏輯電路的軟件仿真方法。二、實驗儀器及設備1PC機 1臺（1G以上內存）2Quartus II 8.1三、實驗準備及預習1復習使用小規模集成器件設計計數器的方法；2. 復習使用中規模集成器件設計計數器的方法；3復習Verilog HDL對計數器的建模方法，完成實驗內容（三）要求的電路設計，寫出實現代碼。4復習Quartus II的開發、仿真流程。 四、實驗內容(一)分析圖4-1所示電路1.在Qua

2、rtus II 8.1環境中完成電路圖繪制、編譯。2.在Quartus II 8.1環境中建立仿真波形文件，進行電路仿真，并記錄/打印仿真結果。3.說明電路的邏輯功能，并畫出邏輯電路圖。 圖4-1 用D觸發器實現計數器(二) 分析圖4-2所示電路圖4-2 用MSI 74161實現計數器1.在Quartus II 8.1環境中完成電路圖繪制、編譯。2.在Quartus II 8.1環境中建立仿真波形文件，進行電路仿真，并記錄/打印仿真結果。3.說明電路的邏輯功能。4.分析電路的工作原理，說明：ENT、ENP、CLRN引腳接高電平的原因；A、B、C、D引腳接地的原因；圖中與非門和非門的作用。(三)計數器的Verilog HDL建模1.使用Verilog HDL描述模為16的BCD碼計數器。要求：（1）電路能夠按照BCD碼進行計數；（2）電路具有同步置位端和異步復位端。2.在Quartus II 8.1環境中完成設計代碼的輸入、編譯。3.在Quartus II 8.1環境中建立仿真波形文件，進行電路仿真，并記錄/打印仿真結果。4.分析仿真報告，說明電路設計是否正確。五、思考題1.在圖4-2所示的電路中，RCO引腳是否可用作輸出？為什么？2

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論