1、高速PCB布線拓?fù)?走線的拓?fù)浣Y(jié)構(gòu)是指一個(gè)網(wǎng)絡(luò)的布線順序及布線結(jié)構(gòu)。對(duì)于多負(fù)載的網(wǎng)絡(luò)，根據(jù)實(shí)際情況，選擇合適的布線拓?fù)浣Y(jié)構(gòu)并采取正確的“地”端接方式很重要。通常情形下，PCB走線可以選用如圖所示的幾種拓?fù)浣Y(jié)構(gòu)。 （1）點(diǎn)到點(diǎn)如圖2（a）所示的是點(diǎn)到點(diǎn)的拓?fù)浣Y(jié)構(gòu)，比較簡(jiǎn)單，只要在驅(qū)動(dòng)端或接收端進(jìn)行適當(dāng)?shù)淖杩蛊ヅ洌ㄍǔＧ闆r下使用其中的一種就夠了，有的電路會(huì)出現(xiàn)要求同時(shí)使用兩種匹配的情況），便可以得到較好的信號(hào)完整性。（2）菊花鏈當(dāng)網(wǎng)絡(luò)的整個(gè)走線長(zhǎng)度延遲小于信號(hào)的上升或下降時(shí)間時(shí)，可采用如圖（b）所示的菊花鏈拓?fù)浣Y(jié)構(gòu)，布線從驅(qū)動(dòng)端開始，依次到達(dá)各接收端，在實(shí)際設(shè)計(jì)中，應(yīng)使菊花鏈布線中分支長(zhǎng)度盡可能短

2、。菊花鏈走線的優(yōu)點(diǎn)是：· 占用的布線空間較小并可用單一電阻匹配終結(jié)；· 在控制走線的高次諧波干擾方面，效果較好.菊花鏈走線的缺點(diǎn)是：· 布通率低，不容易100布通；· 不同的信號(hào)接收端，信號(hào)的接收是不同步的。（3）星形一個(gè)信號(hào)驅(qū)動(dòng)器驅(qū)動(dòng)多個(gè)信號(hào)接收器，并要求多個(gè)信號(hào)接收器同時(shí)接收信號(hào)時(shí)，要使用如圖（c）所示的星形拓?fù)浣Y(jié)構(gòu)，要求每個(gè)分支的接收端負(fù)載和走線長(zhǎng)度盡量保持一致，每條分支上一般都需要終端電阻，終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這樣即使在邊沿速率非常快的情況下仍可以得到很好的性能。星形拓?fù)浣Y(jié)構(gòu)可以有效地避免時(shí)鐘信號(hào)的不同步問題，但在密度很高的P

3、CB上手工完成布線十分困難，可采用自動(dòng)布線器完成星形布線。（4）遠(yuǎn)端分支遠(yuǎn)端分支如圖（d）所示，它跟星形類似，只不過分支是靠近接收端。在這種拓?fù)浣Y(jié)構(gòu)中，也要限制遠(yuǎn)端分支的長(zhǎng)度，使分支上的傳輸延時(shí)小于信號(hào)的上升或下降時(shí)間。（5）周期性負(fù)載周期性負(fù)載的拓?fù)浣Y(jié)構(gòu)如圖（c）所示，要求每段分支的長(zhǎng)度足夠小，使分支上的傳輸延時(shí)小于信號(hào)的上升或下降時(shí)間。這種主干傳輸線和所有的分支段組合起來的結(jié)構(gòu)可以被看做一段新的傳輸線，其特征阻抗要比原來主干傳輸線的特征阻抗小，傳輸速率也比原來的低，因此在進(jìn)行阻抗匹配時(shí)要注意。在實(shí)際的PCB設(shè)計(jì)過程中，對(duì)于關(guān)鍵信號(hào)，應(yīng)通過信號(hào)完整性分析來決定采用哪一種拓?fù)浣Y(jié)構(gòu)。PCB布線拓

4、撲結(jié)構(gòu)以其應(yīng)用場(chǎng)合 常見的拓?fù)浣Y(jié)構(gòu)有：（1）點(diǎn)到點(diǎn)拓?fù)渥詈?jiǎn)單的拓?fù)浣Y(jié)構(gòu)，單一驅(qū)動(dòng)器、單一接收器。（2）緊湊樹形拓?fù)溆米疃痰幕ミB傳輸線將驅(qū)動(dòng)器和接收器一個(gè)一個(gè)串起來，從主驅(qū)動(dòng)器開始，首先用傳輸線連接到與該主驅(qū)動(dòng)器最近的一個(gè)緩沖器上，然后在剩下的未連接緩沖器中尋找與己經(jīng)連接的緩沖器最近的一個(gè)緩沖器，并將兩者用傳輸線連接起來，依次類推，直至完成所有的緩沖器連接（3）菊花鏈拓?fù)溆米疃痰幕ミB傳輸線把所有的緩沖器連接起來，但是每個(gè)緩沖器最多只能通過兩段傳輸線連接到另外的兩個(gè)緩沖器，從主驅(qū)動(dòng)器開始，然后通過傳輸線連接到與主驅(qū)動(dòng)器最近的緩沖器上，然后查找與該緩沖器最近的未連接緩沖器，將兩者用傳輸線連接起來，然

5、后再以剛加入連接的緩沖器為基準(zhǔn)，再次查找最近的未連接緩沖器進(jìn)行連接，依此類推，直至完成所有的緩沖器連接，連接完成后，從主驅(qū)動(dòng)器開始，所有的緩沖器連接成鏈狀（4）星形拓?fù)鋸闹黩?qū)動(dòng)器開始，首先通過傳輸線完成和其它驅(qū)動(dòng)器的菊花連接，然后所有的接收器都通過傳輸線連接到最后一個(gè)連入驅(qū)動(dòng)器菊花鏈的那個(gè)驅(qū)動(dòng)器上。如果只有一個(gè)驅(qū)動(dòng)器，則這個(gè)驅(qū)動(dòng)器位于星形的中央。（5）遠(yuǎn)端簇形與星形很相似，不同之處在于最后一個(gè)連入驅(qū)動(dòng)器菊花鏈的那個(gè)驅(qū)動(dòng)器通過一段較長(zhǎng)的傳輸線連接到一個(gè)“T”形節(jié)點(diǎn)上，然后所有的接收器也都通過傳輸線連接到這個(gè)“T”節(jié)點(diǎn)上，所有的接收器都簇籠在一起。（6）混合拓?fù)涫且陨细鞒Ｒ?guī)拓?fù)浣Y(jié)構(gòu)的混合、交叉使用

6、。各種互連拓?fù)涞奶攸c(diǎn)和適用場(chǎng)合網(wǎng)絡(luò)連接究竟應(yīng)該采用哪種拓?fù)湫问剑诤艽蟪潭壬鲜怯呻娐返囊鬀Q定的，然后才是布局、布線的方便性。（1）點(diǎn)到點(diǎn)拓?fù)溥@種拓?fù)涫亲詈?jiǎn)單的，布局布線上都很容易實(shí)現(xiàn)，易于實(shí)現(xiàn)阻抗控制。普通低速網(wǎng)絡(luò)是否能采用用點(diǎn)到點(diǎn)拓?fù)洌耆措娐返男枨螅欢咚俸统咚俚幕ミB，很多情況下必需要求點(diǎn)到點(diǎn)的互連，如高速串行信號(hào)的互連，以最小化阻抗不連續(xù)帶來的影響；精確定時(shí)的時(shí)鐘信號(hào)也不允許有分叉存在，因?yàn)榉植鎺淼淖杩共贿B續(xù)會(huì)引起附加抖動(dòng)。（2）緊湊樹形拓?fù)溥@種拓?fù)淇偟幕ミB線長(zhǎng)度是最短的，只適用于低速、不用阻抗控制的信號(hào)，比如在沒有電源層的情況下，電源的布線就可以采用這種拓?fù)洹＃?）菊花鏈拓?fù)湟?/p>

7、般而言，對(duì)于多負(fù)載的總線系統(tǒng)常采用菊花鏈拓?fù)洌⒃谧钸h(yuǎn)端的負(fù)載處進(jìn)行適當(dāng)?shù)慕K結(jié)。菊花鏈拓?fù)涞膬?yōu)勢(shì)在于易于進(jìn)行阻抗控制，端接簡(jiǎn)單，網(wǎng)絡(luò)的布線長(zhǎng)度短，布線較為方便，只要各個(gè)接收器在接收信號(hào)時(shí)間上的差別在允許的范圍內(nèi)就可以采用菊花鏈拓?fù)溥M(jìn)行布線（這也說明菊花鏈拓?fù)洳贿m用于高速系統(tǒng)），注意要讓菊花鏈的分支線盡量短，一般需要前仿真和后仿真。（4）星形拓?fù)湫切瓮負(fù)湟彩且环N常用的多負(fù)載布線拓?fù)洌?qū)動(dòng)器位于星形的中央，呈輻射狀與多個(gè)負(fù)載相連，星形拓?fù)淇梢杂行П苊庑盘?hào)在多個(gè)負(fù)載上的不同步問題，可以讓負(fù)載上收到的信號(hào)完全同步。星形拓?fù)涞膯栴}在于需要對(duì)每個(gè)支路分別終端端接，使用器件多，而且驅(qū)動(dòng)器的負(fù)載大，必需驅(qū)動(dòng)器

8、有相應(yīng)的驅(qū)動(dòng)能力才能使用星形拓?fù)洌绻?qū)動(dòng)能力不夠，需要加緩沖器。為了降低功耗和緩解驅(qū)動(dòng)器的負(fù)載壓力，可以采用RC 終端端接，但這種端接方式更加復(fù)雜，而且只能用于時(shí)鐘信號(hào)。星形拓?fù)湟话阍跁r(shí)鐘網(wǎng)絡(luò)或?qū)π盘?hào)同步要求高的網(wǎng)絡(luò)中應(yīng)用，其共同點(diǎn)就是要求各接收器在同一時(shí)刻收到驅(qū)動(dòng)端發(fā)來的信號(hào)，星形拓?fù)涞牟季€難度比菊花鏈拓?fù)涞囊螅加每臻g也大。實(shí)際的星形拓?fù)鋾?huì)存在端接傳輸線分支，驅(qū)動(dòng)器與公共節(jié)點(diǎn)間存在傳輸線分支，這些都會(huì)劣化信號(hào)，所以在完成星形拓?fù)湟话阈枰胺抡婧秃蠓抡妫员ＷC信號(hào)的完整性。（5）遠(yuǎn)端簇形拓?fù)溥h(yuǎn)端簇形拓?fù)鋵?shí)際上是星形拓?fù)涞囊粋€(gè)改進(jìn)，它將星形拓?fù)渲形挥谠炊说姆种Ч?jié)點(diǎn)移動(dòng)到與接收器最近的遠(yuǎn)端，

9、即滿足了各個(gè)接收器上接收信號(hào)的同步問題，又解決了阻抗匹配復(fù)雜和驅(qū)動(dòng)器負(fù)載重的問題，因?yàn)檫h(yuǎn)端簇形拓?fù)渲恍枰诜种Ч?jié)點(diǎn)處終端匹配就可以了。遠(yuǎn)端簇形拓?fù)湟蟾鱾€(gè)接收器到分支點(diǎn)的距離要盡量近，分支線長(zhǎng)了會(huì)嚴(yán)重影響信號(hào)的質(zhì)量，如果各個(gè)接收器芯片在空間上不能擺放在一起，那么就不能采用遠(yuǎn)端簇形拓?fù)洹Ｍ瑯樱话阈枰胺抡婧秃蠓抡妫员ＷC信號(hào)的完整性。（6）混合拓?fù)錈o招勝有招，混合拓?fù)鋵儆谠O(shè)計(jì)人員自由發(fā)揮了，但不管怎么樣，必需要滿足電路的要求，一定要進(jìn)行前、后仿真，確保信號(hào)的質(zhì)量OK。總之，我們?cè)谶M(jìn)行拓?fù)湓O(shè)計(jì)時(shí)，可以在以上經(jīng)典的拓?fù)浠A(chǔ)上靈活運(yùn)用，沒有定式，一個(gè)大的原則就是保證信號(hào)質(zhì)量，武器就是利用SI軟件進(jìn)行

10、拓?fù)涞姆治龊头抡妗Ｈ绾伪苊飧咚貾CB設(shè)計(jì)中傳輸線效應(yīng)技術(shù)分類： EDA工具與服務(wù)  | 2009-11-20 1、抑止電磁干擾的方法很好地解決信號(hào)完整性問題將改善PCB板的電磁兼容性(EMC。其中非常重要的是保證PCB板有很好的接地。對(duì)復(fù)雜的設(shè)計(jì)采用一個(gè)信號(hào)層配一個(gè)地線層是十分有效的方法。此外，使電路板的最外層信號(hào)的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術(shù)"Build-up"設(shè)計(jì)制做PCB來實(shí)現(xiàn)。表面積層通過在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的組合來實(shí)現(xiàn)，電阻和電容可埋在表層下，單位面積上的走線密度

11、會(huì)增加近一倍，因而可降低 PCB的體積。PCB 面積的縮小對(duì)走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長(zhǎng)度，而電磁輻射近似正比于電流回路的面積；同時(shí)小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長(zhǎng)度下降，從而電流回路減小，提高電磁兼容特性。2、嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長(zhǎng)度如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應(yīng)的問題。現(xiàn)在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問題。解決這個(gè)問題有一些基本原則：如果采用CMOS或TTL電路進(jìn)行設(shè)計(jì)，工作頻率小于10MHz，布線長(zhǎng)度應(yīng)不大于7英寸。工作頻率在50MHz布線長(zhǎng)度應(yīng)不大于1.5

12、 英寸。如果工作頻率達(dá)到或超過75MHz布線長(zhǎng)度應(yīng)在1英寸。對(duì)于GaAs芯片最大的布線長(zhǎng)度應(yīng)為0.3英寸。如果超過這個(gè)標(biāo)準(zhǔn)，就存在傳輸線的問題。3、合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu)解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。走線的拓?fù)浣Y(jié)構(gòu)是指一根網(wǎng)線的布線順序及布線結(jié)構(gòu)。當(dāng)使用高速邏輯器件時(shí)，除非走線分支長(zhǎng)度保持很短，否則邊沿快速變化的信號(hào)將被信號(hào)主干走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain布線和星形(Star分布。對(duì)于菊花鏈布線，布線從驅(qū)動(dòng)端開始，依次到達(dá)各接收端。如果使用串聯(lián)電阻來改變信號(hào)特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端

13、。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實(shí)際設(shè)計(jì)中，我們是使菊花鏈布線中分支長(zhǎng)度盡可能短，安全的長(zhǎng)度值應(yīng)該是：Stub Delay <= Trt *0.1.例如，高速TTL電路中的分支端長(zhǎng)度應(yīng)小于1.5英寸。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但是這種走線結(jié)構(gòu)使得在不同的信號(hào)接收端信號(hào)的接收是不同步的。星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號(hào)的不同步問題，但在密度很高的PCB板上手工完成布線十分困難。采用自動(dòng)布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過手工

14、計(jì)算，也可通過CAD工具計(jì)算出特征阻抗值和終端匹配電阻值。在上面的兩個(gè)例子中使用了簡(jiǎn)單的終端電阻，實(shí)際中可選擇使用更復(fù)雜的匹配終端。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但只能使用于信號(hào)工作比較穩(wěn)定的情況。這種方式最適合于對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。其缺點(diǎn)是RC匹配終端中的電容可能影響信號(hào)的形狀和傳播速度。串聯(lián)電阻匹配終端不會(huì)產(chǎn)生額外的功率消耗，但會(huì)減慢信號(hào)的傳輸。這種方式用于時(shí)間延遲影響不大的總線驅(qū)動(dòng)電路。串聯(lián)電阻匹配終端的優(yōu)勢(shì)還在于可以減少板上器件的使用數(shù)量和連線密度。最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優(yōu)點(diǎn)是不會(huì)拉低信號(hào)，并且可以很好的避免

15、噪聲。典型的用于TTL輸入信號(hào)(ACT, HCT, FAST。此外，對(duì)于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常SMD表面貼裝電阻比通孔元件具有較低的電感，所以SMD封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發(fā)到空氣中。但較長(zhǎng)的垂直安裝會(huì)增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過熱的電阻會(huì)出現(xiàn)漂移，在最壞的情況下電阻成為開路，造成PCB走線終結(jié)匹配失效，成為潛在的失敗因素。0 0 高速信號(hào)走線規(guī)則2007年05月26日 星期六 21:51隨著信號(hào)

16、上升沿時(shí)間的減小，信號(hào)頻率的提高，電子產(chǎn)品的EMI問題，也來越受到電子工程師的關(guān)注。高速PCB設(shè)計(jì)的成功，對(duì)EMI的貢獻(xiàn)越來越受到重視，幾乎60的EMI問題可以通過高速PCB來控制解決。規(guī)則一：高速信號(hào)走線屏蔽規(guī)則如上圖所示：在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走需要進(jìn)行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都是會(huì)造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。規(guī)則二：高速信號(hào)的走線閉環(huán)規(guī)則由于PCB板的密度越來越高，很多PCB LAYOUT工程師在走線的過程中，很容易出現(xiàn)這種失誤，如下圖所示：時(shí)鐘信號(hào)等高速信號(hào)網(wǎng)絡(luò)，在多層的PCB走線的時(shí)候產(chǎn)生了閉環(huán)的結(jié)果，這樣的閉環(huán)結(jié)果

17、將產(chǎn)生環(huán)形天線，增加EMI的輻射強(qiáng)度。規(guī)則三：高速信號(hào)的走線開環(huán)規(guī)則規(guī)則二提到高速信號(hào)的閉環(huán)會(huì)造成EMI輻射，同樣的開環(huán)同樣會(huì)造成EMI輻射，如下圖所示：時(shí)鐘信號(hào)等高速信號(hào)網(wǎng)絡(luò)，在多層的PCB走線的時(shí)候產(chǎn)生了開環(huán)的結(jié)果，這樣的開環(huán)結(jié)果將產(chǎn)生線形天線，增加EMI的輻射強(qiáng)度。在設(shè)計(jì)中我們也要避免。規(guī)則四：高速信號(hào)的特性阻抗連續(xù)規(guī)則高速信號(hào)，在層與層之間切換的時(shí)候必須保證特性阻抗的連續(xù)，否則會(huì)增加EMI的輻射，如下圖：也就是：同層的布線的寬度必須連續(xù)，不同層的走線阻抗必須連續(xù)。規(guī)則五：高速PCB設(shè)計(jì)的布線方向規(guī)則相鄰兩層間的走線必須遵循垂直走線的原則，否則會(huì)造成線間的串?dāng)_，增加EMI輻射，如下圖：相

18、鄰的布線層遵循橫平豎垂的布線方向，垂直的布線可以抑制線間的串?dāng)_。規(guī)則六：高速PCB設(shè)計(jì)中的拓?fù)浣Y(jié)構(gòu)規(guī)則在高速PCB設(shè)計(jì)中有兩個(gè)最為重要的內(nèi)容，就是線路板特性阻抗的控制和多負(fù)載情況下的拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)。在高速的情況下，可以說拓?fù)浣Y(jié)構(gòu)的是否合理直接決定，產(chǎn)品的成功還是失敗。如上圖所示，就是我們經(jīng)常用到的菊花鏈?zhǔn)酵負(fù)浣Y(jié)構(gòu)。這種拓?fù)浣Y(jié)構(gòu)一般用于幾Mhz的情況下為益。高速的拓?fù)浣Y(jié)構(gòu)我們建議使用后端的星形對(duì)稱結(jié)構(gòu)。規(guī)則七：走線長(zhǎng)度的諧振規(guī)則檢查信號(hào)線的長(zhǎng)度和信號(hào)的頻率是否構(gòu)成諧振，即當(dāng)布線長(zhǎng)度為信號(hào)波長(zhǎng)14的時(shí)候的整數(shù)倍時(shí)，此布線將產(chǎn)生諧振，而諧振就會(huì)輻射電磁波，產(chǎn)生干擾。規(guī)則八：回流路徑規(guī)則所有的高速信號(hào)

19、必須有良好的回流路徑。近可能的保證時(shí)鐘等高速信號(hào)的回流路徑最小。否則會(huì)極大的增加輻射，并且輻射的大小和信號(hào)路徑和回流路徑所包圍的面積成正比。規(guī)則九：器件的退耦電容擺放規(guī)則退耦電容的擺放的位置非常的重要。不合理的擺放位置，是根本起不到退耦的效果。退耦電容的擺放的原則是：靠近電源的管腳，并且電容的電源走線和地線所包圍的面積最小。SI高速電路設(shè)計(jì)：高速PCB設(shè)計(jì)理論基礎(chǔ) 第一部分信號(hào)完整性知識(shí)基礎(chǔ)第一章高速數(shù)字電路概述   現(xiàn)代的電子設(shè)計(jì)和芯片制造技術(shù)正在飛速發(fā)展，電子產(chǎn)品的復(fù)雜度、時(shí)鐘和總線頻率等等都呈快速上升趨勢(shì)，但系統(tǒng)的電壓卻不斷在減小，所有的這一切加上產(chǎn)品投放市場(chǎng)的時(shí)間要

20、求給設(shè)計(jì)師帶來了前所未有的巨大壓力。要想保證產(chǎn)品的一次性成功就必須能預(yù)見設(shè)計(jì)中可能出現(xiàn)的各種問題，并及時(shí)給出合理的解決方案，對(duì)于高速的數(shù)字電路來說，最令人頭大的莫過于如何確保瞬時(shí)跳變的數(shù)字信號(hào)通過較長(zhǎng)的一段傳輸線，還能完整地被接收，并保證良好的電磁兼容性，這就是目前頗受關(guān)注的信號(hào)完整性(SI問題。本章就是圍繞信號(hào)完整性的問題，讓大家對(duì)高速電路有個(gè)基本的認(rèn)識(shí)，并介紹一些相關(guān)的基本概念。1.1   何為高速電路     “高速電路”已經(jīng)成為當(dāng)今電子工程師們經(jīng)常提及的一個(gè)名詞，但究竟什么是高速電路?這的確是一個(gè)“熟悉”而又“模糊”的概念。而

21、事實(shí)上，業(yè)界對(duì)高速電路并沒有一個(gè)統(tǒng)一的定義，通常對(duì)高速電路的界定有以下多種看法：有人認(rèn)為，如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ-50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量(比如說1/3，就稱為高速電路；也有人認(rèn)為高速電路和頻率并沒有什么大的聯(lián)系，是否高速電路只取決于它們的上升時(shí)間；還有人認(rèn)為高速電路就是我們?cè)缧┠隂]有接觸過，或者說能產(chǎn)生并且考慮到趨膚效應(yīng)的電路；更多的人則對(duì)高速進(jìn)行了量化的定義，即當(dāng)電路中的數(shù)字信號(hào)在傳輸線上的延遲大于1/2上升時(shí)間時(shí)，就叫做高速電路，本文也沿用這個(gè)定義作為考慮高速問題的標(biāo)準(zhǔn)。    

22、 此外，還有一個(gè)容易產(chǎn)生混淆的是“高頻電路”的概念，“高頻”和“高速”有什么區(qū)別呢?對(duì)于高頻，很多人的理解就是較高的信號(hào)頻率，雖然不能說這種看法有誤，但對(duì)于高速電子設(shè)計(jì)工程師來說，理解應(yīng)當(dāng)更為深刻，我們除了關(guān)心信號(hào)的固有頻率，還應(yīng)當(dāng)考慮信號(hào)發(fā)射時(shí)同時(shí)伴隨產(chǎn)生的高階諧波的影響，一般我們使用下面這個(gè)公式來做定義信號(hào)的發(fā)射帶寬，有時(shí)也稱為EMI發(fā)射帶寬：   F=1(Tr*，F(xiàn)是頻率(GHz；Tr(納秒指信號(hào)的上升時(shí)間或下降時(shí)間。   通常當(dāng)F>100MHz的時(shí)候，就可以稱為高頻電路。所以，在數(shù)字電路中，是否是高頻電路，并不在于信號(hào)頻率的高低，而主要是取

23、決于上升沿和下降沿。根據(jù)這個(gè)公式可以推算，當(dāng)上升時(shí)間小于3.185ns左右的時(shí)候，我們認(rèn)為是高頻電路。   對(duì)于大多數(shù)電子電路硬件設(shè)計(jì)工程師來說，完全沒有必要拘泥于概念的差異，心中應(yīng)該有個(gè)廣義的“高速”定義，那就是：如果在確保正確的電氣連接的前提下，電路仍不能穩(wěn)定的高性能工作，而需要進(jìn)行特殊的布局，布線，匹配，屏蔽等處理，那么，這就是“高速”設(shè)計(jì)。1.2 高速帶來的問題及設(shè)計(jì)流程剖析   雖然不少人對(duì)高速可能有了一點(diǎn)概念性的認(rèn)識(shí)，但往往難以想象在所謂的“高速”情況下，會(huì)真正給實(shí)際的電路系統(tǒng)帶來什么樣的后果，這里我舉幾個(gè)實(shí)際的案例來剖析一下高速給PCB設(shè)計(jì)

24、帶來的一系列問題。   A某公司早期開發(fā)的一個(gè)產(chǎn)品，一直工作良好，可是最近生產(chǎn)出來的一批卻總是毛病不斷，受到許多客戶的抱怨。可是根本沒有對(duì)設(shè)計(jì)進(jìn)行任何變動(dòng)，連使用的芯片也是同一型號(hào)的，原因是什么呢?   B某個(gè)PCB工程師Layout經(jīng)驗(yàn)非常豐富，設(shè)計(jì)的產(chǎn)品很少出過問題，但最近設(shè)計(jì)了一塊PCB板，卻發(fā)現(xiàn)了EMC檢測(cè)不合格的問題，改變布線也毫無效果，但以前類似的板子卻沒有這樣的問題。   C一個(gè)專業(yè)的內(nèi)存模塊設(shè)計(jì)工程師，從EDO內(nèi)存到SDRAM的PC66，PC100，設(shè)計(jì)過很多項(xiàng)目，很少出現(xiàn)問題，可是自從內(nèi)存時(shí)鐘頻率上到133MHz以上

25、時(shí)，幾乎很少有設(shè)計(jì)能一次性通過的。   簡(jiǎn)單分析一下上面的幾個(gè)案例，A的情況是由于芯片的工藝改進(jìn)造成的，雖然所使用的芯片基本電路功能一樣，但隨著的IC制造工藝水平的提高，信號(hào)的上升沿變快了，于是出現(xiàn)了反射、串?dāng)_等信號(hào)不完整的問題，從而導(dǎo)致突然失效；B例子中，通過細(xì)致地檢測(cè)，最終發(fā)現(xiàn)是PCB板上有兩個(gè)并排平行放置的電感元件，所以產(chǎn)生了較為嚴(yán)重的EMI；C中的內(nèi)存設(shè)計(jì)師則是因?yàn)楹鲆暳藝?yán)格的拓補(bǔ)結(jié)構(gòu)要求，在頻率提高、時(shí)序要求更嚴(yán)格的情況下，非單調(diào)性和時(shí)鐘偏移等問題造成了設(shè)計(jì)的內(nèi)存模塊無法啟動(dòng)。除了以上提到的三個(gè)實(shí)例，還有很多其他的問題，比如因?yàn)殡娙菰O(shè)計(jì)不當(dāng)導(dǎo)致電源電壓不穩(wěn)而無法工

26、作，數(shù)模接地不正確產(chǎn)生的干擾太嚴(yán)重使得系統(tǒng)不穩(wěn)定等等。   隨著電子技術(shù)的不斷發(fā)展，類似于以上的各種問題層出不窮，而且可以預(yù)見，今后還會(huì)出現(xiàn)更多的這樣或那樣的問題。所以，了解信號(hào)完整性理論，進(jìn)而指導(dǎo)和驗(yàn)證高速PCB的設(shè)計(jì)是一件刻不容緩的事情。   傳統(tǒng)的PCB設(shè)計(jì)一般經(jīng)過原理圖設(shè)計(jì)、布局、布線、優(yōu)化等四個(gè)主要步驟，由于缺乏高速分析和仿真指導(dǎo)，信號(hào)的質(zhì)量無法得到保證，而且大部分問題必須等到制板測(cè)試后才能發(fā)現(xiàn)，這大大降低了設(shè)計(jì)的效率，提高了成本，顯然在激烈的市場(chǎng)競(jìng)爭(zhēng)下，這種設(shè)計(jì)方法是很不利的。于是，針對(duì)高速PCB設(shè)計(jì)，業(yè)界提出了一種新的設(shè)計(jì)思路，稱為“自上而

27、下”的設(shè)計(jì)方法，這是一種建立在實(shí)時(shí)仿真基礎(chǔ)上優(yōu)化的高效設(shè)計(jì)流程，見圖1-1-1：     圖1-1-1高速PCB設(shè)計(jì)流程   從上面的流程圖可以看到，高速的PCB設(shè)計(jì)在完成之前，經(jīng)過多方面的仿真、分析和優(yōu)化，避免了絕大部分可能產(chǎn)生的問題，如果依托強(qiáng)大的EDA仿真工具，基本上能實(shí)現(xiàn)“設(shè)計(jì)即正確”目的。   在整個(gè)高速設(shè)計(jì)過程中，信號(hào)完整性工程師必須貫穿于設(shè)計(jì)的始終，Cadence公司的首席顧問Donald Telian曾給信號(hào)完整性工程師歸納了七點(diǎn)作用：    研究和定義(pioneering a

28、nd defining    分類和總結(jié)(Partitioning 和Approximating    建模和測(cè)量(Modeling and Measuring    設(shè)計(jì)和優(yōu)化(Designing and optimizing    量化和驗(yàn)證(Quantifying and verifying    減少和簡(jiǎn)化(Reducing and simplifying    聯(lián)系和調(diào)試(Correlating and Debugging    對(duì)于以上這七大作

29、用的詳細(xì)闡述，可以參見1997 high performance system Design Conference上Donald Telian的原稿。1.3 相關(guān)的一些基本概念   在具體討論信號(hào)完整性理論知識(shí)之前，這節(jié)中我們將對(duì)高速設(shè)計(jì)中經(jīng)常提到的一些基本名詞做些簡(jiǎn)單地整理和介紹，給初步接觸高速的設(shè)計(jì)人員提供一個(gè)概念性的認(rèn)識(shí)。信號(hào)完整性(Signal Integrity：就是指電路系統(tǒng)中信號(hào)的質(zhì)量，如果在要求的時(shí)間內(nèi)，信號(hào)能不失真地從源端傳送到接收端，我們就稱該信號(hào)是完整的。  傳輸線(Transmission Line：由兩個(gè)具有一定長(zhǎng)度的導(dǎo)體組成回

30、路的連接線，我們稱之為傳輸線，有時(shí)也被稱為延遲線。  集總電路(Lumped circuit：在一般的電路分析中，電路的所有參數(shù)，如阻抗、容抗、感抗都集中于空間的各個(gè)點(diǎn)上，各個(gè)元件上，各點(diǎn)之間的信號(hào)是瞬間傳遞的，這種理想化的電路模型稱為集總電路。  分布式系統(tǒng)(Distributed System：實(shí)際的電路情況是各種參數(shù)分布于電路所在空間的各處，當(dāng)這種分散性造成的信號(hào)延遲時(shí)間與信號(hào)本身的變化時(shí)間相比己不能忽略的時(shí)侯，整個(gè)信號(hào)通道是帶有電阻、電容、電感的復(fù)雜網(wǎng)絡(luò)，這就是一個(gè)典型的分布參數(shù)系統(tǒng)。  上升/下降時(shí)間(Rise/Fall T

31、ime：信號(hào)從低電平跳變?yōu)楦唠娖剿枰臅r(shí)間，通常是量度上升/下降沿在10%-90%電壓幅值之間的持續(xù)時(shí)間，記為Tr。  截止頻率(Knee Frequency：這是表征數(shù)字電路中集中了大部分能量的頻率范圍(05/Tr，記為Fknee。，一般認(rèn)為超過這個(gè)頻率的能量對(duì)數(shù)字信號(hào)的傳輸沒有任何影響。特征阻抗(Characteristic Impedance：交流信號(hào)在傳輸線上傳播中的每一步遇到不變的瞬間阻抗就被稱為特征阻抗，也稱為浪涌阻抗，記為Zo。可以通過傳輸線上輸入電壓對(duì)輸入電流的比率值(V/I來表示。  傳輸延遲(Propagation delay：指信

32、號(hào)在傳輸線上的傳播延時(shí)，與線長(zhǎng)和信號(hào)傳播速度有關(guān)，記為tpd  微帶線(Micro-Strip：指只有一邊存在參考平面的傳輸線。  帶狀線(Strip-Line：指兩邊都有參考平面的傳輸線。趨膚效應(yīng)(Skin effect：指當(dāng)信號(hào)頻率提高時(shí)，流動(dòng)電荷會(huì)漸漸向傳輸線的邊緣靠近，甚至中間將沒有電流通過。與此類似的還有集束效應(yīng)，現(xiàn)象是電流密集區(qū)域集中在導(dǎo)體的內(nèi)側(cè)。  反射(Reflection：指由于阻抗不匹配而造成的信號(hào)能量的不完全吸收，發(fā)射的程度可以有反射系數(shù)p表示。  過沖/下沖(Over shoot/under

33、 shoot：過沖就是指接收信號(hào)的第一個(gè)峰值或谷值超過設(shè)定電壓對(duì)于上升沿是指第一個(gè)峰值超過最高電壓；對(duì)于下降沿是指第一個(gè)谷值超過最低電壓，而下沖就是指第二個(gè)谷值或峰值。  振蕩：在一個(gè)時(shí)鐘周期中，反復(fù)的出現(xiàn)過沖和下沖，我們就稱之為振蕩。振蕩根據(jù)表現(xiàn)形式可分為振鈴(Ringing和環(huán)繞振蕩，振鈴為欠阻尼振蕩，而環(huán)繞振蕩為過阻尼振蕩。匹配(Ternlination：指為了消除反射而通過添加電阻或電容器件來達(dá)到阻抗一致的效果。因?yàn)橥ǔ２捎迷谠炊嘶蚪K端，所以也稱為端接。  串?dāng)_：串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播時(shí)，因電磁耦合對(duì)相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲干擾，

34、這種干擾是由于傳輸線之間的互感和互容引起的。  信號(hào)回流(Return current：指伴隨信號(hào)傳播的返回電流。  自屏蔽(Self shielding：信號(hào)在傳輸線上傳播時(shí)，靠大電容耦合抑制電場(chǎng)，靠小電感耦合抑制磁場(chǎng)來維持低電抗的方法稱為自屏蔽。  前向串?dāng)_(Forward Crosstalk：指干擾源對(duì)犧牲源的接收端產(chǎn)生的第一次干擾，也稱為遠(yuǎn)端干擾(Far-end crosstalk。  后向串?dāng)_(Forward Crosstalk：指干擾源對(duì)犧牲源的發(fā)送端產(chǎn)生的第一次干擾，也稱為近端干擾(Near-end

35、crosstalk。屏蔽效率(SE：是對(duì)屏蔽的適用性進(jìn)行評(píng)估的一個(gè)參數(shù)，單位為分貝。  吸收損耗：吸收損耗是指電磁波穿過屏蔽罩的時(shí)候能量損耗的數(shù)量。  反射損耗：反射損耗是指由于屏蔽的內(nèi)部反射導(dǎo)致的能量損耗的數(shù)量，他隨著波阻和屏蔽阻抗的比率而變化。  校正因子：表示屏蔽效率下降的情況的參數(shù)，由于屏蔽物吸收效率不高，其內(nèi)部的再反射會(huì)使穿過屏蔽層另一面的能量增加，所以校正因子是個(gè)負(fù)數(shù)，而且只使用于薄屏蔽罩中存在多個(gè)反射的情況分析。  差模EMI：傳輸線上電流從驅(qū)動(dòng)端流到接收端的時(shí)候和它回流之間耦合產(chǎn)生的EMI，就叫做差模EMI。共模EMI：當(dāng)兩條或者多條傳輸線以相同的相位和方向從驅(qū)動(dòng)端輸出到接收端的時(shí)候，就會(huì)產(chǎn)生共模輻射，既共模EMI。  發(fā)射帶寬：即最高頻率發(fā)射帶寬，當(dāng)數(shù)字集成電路從邏輯高低之間轉(zhuǎn)換的時(shí)候，輸出端產(chǎn)生的方波信號(hào)頻率并不是導(dǎo)致EMI的唯一成分。該方波中包含頻率范圍更寬廣的正弦諧波分量，這些正弦諧波分量是工程師所關(guān)心的EMI頻率成分，而最高的EMI頻