1、實驗四 組合邏輯電路設計一、實驗目的1、掌握組合邏輯電路的設計方法。2、掌握實現組合邏輯電路的連接和調試方法。3、通過功能驗證鍛煉解決實際問題的能力。二、實驗任務1、用基本門電路設計一個四變量的多數表決電路。2、設計一個車間開工啟動控制電路。3、設計一個加減器。4、試設計一個8421BCD碼的檢碼電路。5、用Multisim8進行仿真，并在實驗儀器上實現。三、實驗原理組合邏輯電路是數字系統中邏輯電路形式的一種，它的特點是：電路任何時刻的輸出狀態只取決于該時刻輸入信號（變量）的組合，而與電路的歷史狀態無關。組合邏輯電路的設計是在給定問題（邏輯命題）情況下，通過邏輯設計過程，選擇合適的標準器件，搭

2、接成實驗給定問題（邏輯命題）功能的邏輯電路。通常，設計組合邏輯電路按下述步驟進行。其流程圖如。（1）列真值表。設計的要求一般是用文字來描述的。設計者很難由文字描述的邏輯命題直接寫出邏輯函數表達式。由于真值表在四種邏輯函數表示方法中，表示邏輯功能最為直觀，故設計的第一步為列真值表。首先，對命題的因果關系進行分析，“因”為輸入，“果”為輸出，即“因”為邏輯變量，“果”為邏輯函數。其次，對邏輯變量賦值，即用邏輯0和邏輯1分別表示兩種不同狀態。最后，對命題的邏輯關系進行分析，確定有幾個輸入，幾個輸出，按邏輯關系列出真值表。（2）由真值表寫出邏輯函數表達式。（3）對邏輯函數進行化簡。若由真值表寫出的邏輯

3、函數表達式不最簡，應利用公式法或卡諾圖法進行邏輯函數化簡，得出最簡式。如果對所用器件有要求，還需將最簡式轉換成相應的形式。（4）按最簡式畫出邏輯電路圖。設計要求真值表卡諾圖邏輯表達式簡化的邏輯表達式邏輯圖圖 組合邏輯電路設計流程圖通常情況下的邏輯設計都是在理想情況下進行的，但是由于半導體參數的離散性以及電路存在過渡過程，造成信號在傳輸過程中通過傳輸線或器件都需要一個響應時間延遲。所以，在理想情況下設計出的電路有時在實際應用中會出現一些錯誤，這就是組合邏輯電路中的競爭與冒險，應在邏輯設計中要特別注意的。當設計出一個組合邏輯電路后，首先應進行靜態測試，也即先按真值表依次改變輸入變量，測得相應的輸出

4、邏輯值，檢驗邏輯功能是否正確。然后再進行動態測試，觀察有否存在競爭冒險。對于不影響電路功能的冒險可以不必消除，而對于影響電路工作的冒險，在分析屬于何種類型冒險后，設法給于消除。總之，組合邏輯電路設計的最佳方案，應是在級數允許的條件下，使用器件少，電路簡單，而且隨著科學技術的發展，各種規模的集成電路不斷出現，給邏輯設計提供了多種可能的條件，所以在設計中應在條件許可和滿足經濟效益的前提下盡可能采用性能好的器件。例1：設計一個三變量的多數表決電路。執行的功能是：少數服從多數，多數贊成時決議生效。用與非門實現。解：（1）邏輯設計在這個邏輯問題中，設A、B、C為輸入變量，分別代表參加表決的邏輯變量，變量

5、為1表示贊成，為0表示反對；設Y為輸出變量，表示表決結果，為1表示通過，為0表示不通過。列出真值表如表。表3.4.1 三變量表決電路真值表 &&&&ABC&&&&ABCY輸入輸出A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111圖 三人表決電路圖 根據真值表寫出Y的與或表達式，即：實驗僅提供與非門，如實現上述邏輯，則必須化簡為“與非”的形式，即：（2）擬訂實驗線路并進行驗證畫出接線圖如圖。輸入端A、B、C分別接三個邏輯開關，輸出端Y接邏輯電平指示燈。將測試結果與真值表對照驗

6、證。 例2：某工廠有A、B、C三個車間，各需電力10千瓦，由變電所的X、Y兩臺變壓器供電。其中X變壓器的功率為13千伏安，Y變壓器的功率為25千伏安。為合理供電，需設計一個送電控制電路。使控制電路的輸出接繼電器線圈。送電時線圈通電；不送電時線圈不通電。提供“異或”門（74LS86）、“與非”門（74LS00）、“與或非”門（74LS54）各一片。完成設計電路，并標出集成電路型號及相應的管腳號。 解：根據命題的因果關系可以確定A、B、C為輸入變量，X、Y為輸出邏輯函數。現賦值如下：工作用1表示，不工作用0表示；送電用1表示，不送電用0表示。三個車間的工作情況及變壓器是否供電，列入表中。經公式變換

7、和化簡得： 畫出接線圖如圖。輸入端A、B、C分別接三個邏輯開關，輸出端X和Y接邏輯電平指示燈。將測試結果與真值表對照驗證。=1=1&ABCY& 1X74LS8674LS8674LS5474LS006361231212349101245表3.4.2 控制電路真值表 輸入輸出A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111圖 邏輯圖四、實驗儀器與器材1、THD-4型數字電路實驗箱2、GOS-620示波器3、器材：74LS00 四-2輸入與非門 74LS54 四-2-3-3-2輸入與或非門 74LS86 四-2輸入異或門五、

8、實驗內容與步驟1、設計一個四變量的多數表決電路。當輸入變量A、B、C、D有三個或三個以上為1時，輸出Y為1；否則為0。提供“異或”門（74LS86）、“與非”門（74LS00）、“與或非”門（74LS54）各一片。畫出邏輯圖。用Multisim8進行仿真，分析仿真結果。在實驗儀器上進行驗證。2、某工廠有三個車間A、B、C，有一個自備電站，站內有二臺發電機M和N，N的發電能力是M的兩倍，如果一個車間開工，啟動M就可以滿足要求；如果兩個車間開工，啟動N就可以滿足要求；如果三個車間同時開工，同時啟動M、N才能滿足要求。試用異或門和與非門設計一個控制電路，因車間開工情況來控制M和N的啟動。畫出邏輯圖。

9、用Multisim8進行仿真，分析仿真結果。在實驗儀器上進行驗證。3、設計一個加減器。即在附加變量M控制下，既能做加法運算又能做減法運算。操作數為兩個一位二進制數與低位的進位/借位。用異或門、與非門和與或非門實現。畫出邏輯圖。用Multisim8進行仿真，分析仿真結果。在實驗儀器上進行驗證。4、試設計一個8421BCD碼的檢碼電路。要求當輸入變量ABCD2，或7時，電路輸出Y為高電平，否則為低電平。用異或門、與非門和與或非門實現。畫出邏輯圖。用Multisim8進行仿真，分析仿真結果。在實驗儀器上進行驗證。六、實驗報告要求1、列寫實驗任務的設計過程，畫出設計的邏輯電路圖，并注明所用集成電路的引腳號。2、擬定記錄測量結果的表格。 3、總結用小規模數字集成電路設計