1、沈晉宇-基于CORDIC算法的DDS實現一、 學習流程。二、 分模塊學習參考資料。1） IEEE754存儲格式。 E-754/References.xhtml 該網頁給出了IEEE754的存儲格式，另外給出了IEEE754浮點數到十進制轉換的網頁。 32位IEEE754單精度浮點數到十進制轉換網頁。 十進制數到32位IEEE754單精度浮點數轉換的網頁。 2） Verilog語言學習。 中文資料：l 英文資料：Verilog HDL Synthesis A Practical Primer ( J.Bhasker).pdf(不能用迅雷，直接在瀏覽器中下載) Verilog學習提示（重點掌握）：

2、標識符、常量、變量、運算符（算術、關系、位、邏輯、條件等）、程序結構（model、always）、選擇語句（if、case），循環語句（編程的時候不推薦用for、while），狀態機（摩爾、米莉狀態機）。 練習參考：l 組合邏輯電路設計：1位全加器設計（門電路搭建、行為描述）；1位數碼管顯示譯碼器設計（使用if或case語句）。l 時序邏輯電路設計：60進制計數器設計；數字鐘設計。l 狀態機設計：設計一個序列檢測器。如：檢測序列中101的個數。3） Xilinx ISE Design Suite 12.3軟件學習。l 下載地址：（使用迅雷下載）l 20c4c1f65a2ea3540755600

3、279333f8d|h=yxahv7lj47qsblto424usutiutujvotp|/l 破解文件：xilinx_ise_12.rar (不能用迅雷，直接在瀏覽器中下載)l 學習資料：快速學習向導：學習向導需要的源程序： (不能用迅雷，直接在瀏覽器中下載)4） 測試向量文件編寫：l VHDL語言的，Verilog語言的測試向量文件的創建與此相類似，請注意參考：l 另外的說明： 5） 文章翻譯：（英文資料：Verilog HDL Synthesis A Practical Primer ( J.Bhasker).pdf）的第161205頁（具體內容是第三章3.15至附錄A前的所有內容）。格

4、式嚴格按照原書的格式。6） 論文相關標準（請詳細閱讀）：7） CORDIC算法：參考資料：l 另外一個： (不能用迅雷，直接在瀏覽器中下載)Matlab2007A下載地址：安裝序列號：17-07731-23692-10568-44296-41368-55398-00447-58644-32358-48493-42354-15944-24217-41086-64008-44383-18129-65052-07135-50759-18518-30316-49442-20496-07027-48539-37608-12364-29464-62082-531458）DDS的學習參考資料： 三、 任務要求。1） 熟悉Verilog語言；2） 熟悉ISE開發環境及使用，重點放在行為仿真以及ISim的使用上；3） 熟悉IEEE 754浮點數的存儲格式；4） 能使用ISE開發環境熟練編寫測試向量文件（testbench）；5） 熟悉CORDIC算法；6） 完成中文翻譯；7） 完成文獻摘要；8） 根據所查的資料完成相應的開題報告。四、 考核要求。1） 每個階段的任務沒有完成扣十分。2） 相關文