1、高性能dds芯片ad9959及其應用有4路帶10位的dds通道，最高取樣頻率為500 msps；大于65 db的通道隔離度；32位頻率辨別率；14位相位失調辨別率；10位輸出幅度可縮放的辨別率；具有增加數據吞吐量的串行io口(spi)；可軟件硬件控制以降低功耗；雙電源(dds核1.8 v，串行io3.3 v)；內置多器件同步功能；內置時鐘倍頻鎖相環(420倍倍頻)。2 ad9959的引腳功能ad9959采納56腳lfcsp封裝，各引腳的功能定義如下：sync_in：輸入引腳，可同步多片ad9959。用法時應與主ad9959的sync_out相連；sync_out：輸出引腳，可同步多片ad995

2、9，用法時應與從ad9959的sync_in相連；master_reset：復位輸入引腳，高有效；pwr_dwn_ctl：外部電源掉電控制引腳；agnd：模擬地；dvdd：數字電源(1.8 v)；dgnd：數字地；dac_rset：輸入引腳，可為dac設置參考，用法時應通過一個1.91 k接地；ref_clk和ref_clk：參考時鐘或振蕩輸入端(互補輸入)，假如用法單端輸入方式，則應從ref_clk引腳銜接一個0.1f的解耦到avdd或agnd；clk_mode_sel：部分控制引腳，接高電平常，不要超過1.8 v，接低電平常，振蕩器被旁路；loop_fir：輸入端，用法時應串聯一個零電阻和

3、680 pf電容至最近的avdd腳(pin28)；io_update：輸入引腳，通過該腳的升高沿可把串行口緩存的數據內容送至激活的寄存器中，io_update信號應與sync_clk信號保持同步，并須滿足建立時光與保持時光的要求；cs：片選串口使能信號端，低有效；dvdd_io：3.3 v數字電源；sync_clk：時鐘輸出，為內部時鐘的14，用于同步io_update信號；sclk：io串行操作時鐘輸入端，在該端的升高沿寫入數據，下降沿讀出數據；sdio_0：雙向引腳，用于串行操作的數據輸入和輸出；sdio_1：3：雙向引腳，用于串行操作數據輸入輸出，也可用于控制dac輸出幅度的斜率；p0p

4、3：輸入引腳，這四個引腳用于控制調制方式的挑選，掃描累加器的開關或者輸出幅度的升降斜率。該四個引腳中的任何一個引腳信號的變幻都等同于一個io_update信號的升高沿，該端須與sync_clk信號保持同步，并須滿足建立時光與保持時光的要求；ch0_iout ch3_iout， ch0_iout ch3_iout：輸出引腳，四個通道的互補輸出端，用法時，需接上拉電阻至avdd。3 工作模式組合ad9959所具有的的四通道可以使其同時實現多種工作模式的組合。但是，在某些模式下，則需要幾個數據引腳來實現特別功能，這就限制了組合方式。按照ad9959芯片的資源，可同時實現的工作模式組合如下：(1) 四

5、個通道可以實現單頻模式、2電平調制模式和線性掃描模式的隨意組合，每個通道均可工作在這三種模式中的一種；(2) 可以同時有一個或兩個通道工作在4電平調制模式，余下的通道工作在單頻模式；(3) 可以有一個通道工作在8電平調制模式，余下的通道工作在單頻模式；(4) 可以有一個通道工作在16電平調制模式，余下的通道工作在單頻模式；(5) 單頻模式下，可以控制每個通道的輸出幅度斜率；(6) p2和p3引腳用于控制輸出幅度斜率時，隨意兩個通道可同時工作在2電平調制模式，也可同時工作在線性調頻或調相模式；(7) p3引腳用于控制輸出幅度斜率時，可以有一個通道工作在8電平調制模式，余下的通道工作在單頻模式；(

6、8) sdio_1sdio_3引腳用于控制輸出幅度斜率時，四個通道可以實現各種2電平調制模式的組合，而未用于2電平調制模式的通道則可工作在單頻模式；(9) sdio_1sdio_3引腳用于控制輸出幅度斜率時，可以同時有一個或兩個通道工作在4電平調制模式，其余通道工作在單頻模式；(10) sdio_1sdio_3引腳用于控制輸出幅度斜率時，可以有一個通道工作在16電平調制模式，其余通道工作在單頻模式；(11) 幅度調制、線性幅度掃描和控制輸出幅度斜率功能不能同時實現，但頻率和相位調制則可與控制輸出幅度斜率功能同時實現。4 串行操作ad9959的四個通道可分享一組寄存器地址，這種地址分享機制其得可

7、以同時向四個通道的配置寄存器寫入相同的數據。當需要對四個通道舉行不同設置時，可以通過設置通道使能位來各自自立地寫入每個通道設置的數據。一個串口通信周期分為命令周期和數據讀寫周期兩個階段。首先傳送命令階段的8位命令字，對應于sclk的8個升高沿，然后執行由命令設定的14個字節的數據讀寫，完成后再等待下一個命令周期的到來。ad9959的串口操作與adi公司之前推出的dds芯片基本全都，但因為ad9959有四個串行數據引腳(sdio_0：3)，因而其編程具有更大的靈便性，通過配置相應的寄存器可以有四種編程方式舉行串行io操作。分離是單bit兩線模式，單bit三線模式。雙bit模式和四bit模式。設置

8、為單bit兩線模式時，sdio_0為雙向數據引腳。設置為單bit三線模式時，sdio_0為數據輸入引腳，sdio_2為數據輸出引腳。在這兩種模式下，sdio_3都作為串口同步復原信號引腳，通過一個正脈沖使串口復原為初始等待命令狀態。圖2給出了單bit兩線模式的串口寫時序。設置為雙bit模式時，sdio_0和sdio_1同時作為雙向數據引腳，每個sclk周期傳輸兩位數據，這樣，傳送一個八位的數據信息只需要四個sclk周期，sdio_3仍作為串口同步復原信號。圖3給出了雙bit模式的串口寫時序。設置為四bit模式時，sdio_0：3可同時作為雙向數據引腳，每個sclk周期傳輸四位數據，故傳送一個八

9、位數據信息僅需要兩個sclk周期。5 在雷達中頻信號模擬器中的應用現代雷達信號模擬器的設計偏重于運用數字化方式來實現。實際上，隨著實時數字信號處理技術的進展，pc+dds的體系結構已成為雷達信號模擬器實現的主要方式。而ad9959因為在一塊芯片上集成了四個dds通道，因此，ad9959的用法可為多路雷達信號模擬器的設計提供了極大的便利。由于它可使得原本需要多片單通道dds芯片的系統，現在只需一片ad9959即可完成系統功能。圖4所示是一種基于ad9959芯片的雷達中頻信號模擬系統的三通道設計結構框圖。其信號模擬過程為：pc首先對目標及環境舉行建模和運算，以生成雷達信號數據庫，然后由dsp按照嵌人式pc傳來的目標信息，計算出與dds在不同時刻需要生成的對應信號頻率、相位和幅度數據。并將數據傳人，再由fpga對數據舉行并串轉換，并在同步定時脈沖的觸發下，在特定時光將數據串行寫入dds，從而完