1、混合集成電路的電磁兼容設(shè)計混合（hybrid integrated circuit）是由集成工藝與厚（薄）膜工藝結(jié)合而制成的集成。混合集成電路是在基片上用成膜辦法制作厚膜或薄膜元件及其互連線，并在同一基片上將分立的半導(dǎo)體芯片、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大、牢靠性高、電性能好等特點。隨著電路板尺寸變小、布線密度加大以及工作頻率的不斷提高，電路中的電磁干擾現(xiàn)象也越來越突出，電磁兼容問題也就成為一個系統(tǒng)能否正常工作的關(guān)鍵。電路板的電磁兼容設(shè)計成為系統(tǒng)設(shè)計的關(guān)鍵。2 電磁兼容原理電磁兼容是指電子設(shè)備和電源在一定的電磁干擾環(huán)境下正常牢靠工作的能力，同時也是電子設(shè)備和電源

2、限制自身產(chǎn)生電磁干擾和避開干擾周圍其它電子設(shè)備的能力。任何一個電磁干擾的發(fā)生必需具備三個基本條件:首先要具備干擾源,也就是產(chǎn)生有害電磁場的裝置或設(shè)備;第二是要具有傳揚干擾的途徑,通常認為有兩種方式:傳導(dǎo)耦合方式和輻射耦合方式,第三是要有易受干擾的敏感設(shè)備。因此,解決電磁兼容性問題應(yīng)針對電磁干擾的三要素,逐一舉行解決:減小干擾發(fā)生元件的干擾強度；切斷干擾的傳揚途徑；降低系統(tǒng)對干擾的敏感程度。混合集成電路設(shè)計中存在的電磁干擾有: 傳導(dǎo)干擾、串音干擾以及輻射干擾。在解決emi問題時，首先應(yīng)確定放射源的耦合途徑是傳導(dǎo)的、輻射的，還是串音。假如一個高幅度的瞬變或迅速升高的浮現(xiàn)在逼近載有信號的導(dǎo)體附近，電

3、磁干擾的問題主要是串音。假如干擾源和敏感器件之間有完整的電路銜接，則是傳導(dǎo)干擾。而在兩根傳輸高頻信號的平行導(dǎo)線之間則會產(chǎn)生輻射干擾。3 電磁兼容設(shè)計在混合集成電路電磁兼容性設(shè)計時首先要做功能性檢驗，在計劃已確定的電路中檢驗電磁兼容性指標能否滿足要求，若不滿足就要修改參數(shù)來達到指標，如放射功率、工作頻率、重新挑選器件等。第二是做防護性設(shè)計，包括濾波、屏蔽、接地與搭接設(shè)計等。第三是做布局的調(diào)節(jié)性設(shè)計，包括總體布局的檢驗，元器件及導(dǎo)線的布局檢驗等。通常，電路的電磁兼容性設(shè)計包括：工藝和部件的挑選、電路布局及導(dǎo)線的布設(shè)等。3.1工藝和部件的選取混合集成電路有三種創(chuàng)造工藝可供挑選，單層薄膜、多層厚膜和多

4、層共燒厚膜。薄膜工藝能夠生產(chǎn)高密度混合電路所需的小尺寸、低功率和高電流密度的元器件，具有高質(zhì)量、穩(wěn)定、牢靠和靈便的特點，適合于高速高頻和高封裝密度的電路中。但只能做單層布線且成本較高。多層厚膜工藝能夠以較低的成本創(chuàng)造多層互連電路，從電磁兼容的角度來說，多層布線可以減小線路板的電磁輻射并提高線路板的抗干擾能力。由于可以設(shè)置特地的電源層和地層，使信號與地線之間的距離僅為層間距離。這樣，板上全部信號的回路面積就可以降至最小，從而有效減小差模輻射。其中多層共燒厚膜工藝具有更多的優(yōu)點，是目前無源集成的主流技術(shù)。它可以實現(xiàn)更多層的布線，易于內(nèi)埋元器件，提高組裝密度，具有良好的高頻特性和高速傳輸特性。此外，

5、與薄膜技術(shù)具有良好的兼容性，二者結(jié)合可實現(xiàn)更高組裝密度和更好性能的混合多層電路。混合電路中的有源器件普通選用裸芯片，沒有裸芯片時可選用相應(yīng)的封裝好的芯片，為得到最好的特性，盡量選用表貼式芯片。挑選芯片時在滿足產(chǎn)品技術(shù)指標的前提下，盡量選用低速時鐘。在hc能用時絕不用法ac，4000能行就不用hc。應(yīng)具有低的等效串聯(lián)，這樣可以避開對信號造成大的衰減。混合電路的封裝可采納可伐金屬的底座和殼蓋，平行縫焊，具有很好的屏蔽作用。3.2電路的布局在舉行混合微電路的布局劃分時，首先要考慮三個主要因素：輸入/輸出引腳的個數(shù)，器件密度和功耗。一個有用的規(guī)章是片狀元件所占面積為基片的20% ，每平方英寸耗散功率不大于2w。在器件布置方面，原則上應(yīng)將互相有關(guān)的器件盡量逼近，將數(shù)字電路、及電源電路分離放置，將高頻電路與低頻電路分開。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠離規(guī)律電路。對時鐘電路和高頻電路等主要干擾和輻射源應(yīng)單獨支配，遠離敏感電路。輸入輸出芯片要位于臨近混合電路封裝的i/o出口處。高頻元器件盡可能縮短連線，以削減分布參數(shù)和互相間的電磁干擾，易受干擾元器件不能互相離得太近，輸入輸出盡量遠離。震蕩器盡可能逼近用法時鐘芯片的位置，并