1、精選優質文檔-傾情為你奉上數字電路邏輯設計課程設計學校：學院：專業班級：姓名：學號：同組人：課程設計題目數字電子鐘設計要求1. 設計一個具有時、分、秒顯示的電子鐘（23小時59分59秒）。2. 該電子鐘應具有手動校時、校分得功能。3. 整點報時。從59分50秒起，每隔2s發出一次“嘟”的信號。連續5次，最后1次信號結束即達到正點。設計方案1. 數字電子鐘基本工作原理和整體設計方案數字鐘實際上是一個對標準頻率進行計數的計數電路。它的計時周期是24小時，由于計數器的起始時間不可能與標準時間（如北京時間）一致所以采用校準功能和報時功能。數字電子鐘是由石英晶體振蕩器、分頻器、計數器、譯碼器、顯示器和校

2、時電路組成，石英晶體振蕩器產生的信號經過分頻器作為秒脈沖，秒脈沖送入計數器，計數結果通過時、分、秒譯碼器顯示時間。秒脈沖是整個系統的時基信號，它直接決定計時系統的精度，將標準秒信號送入“秒計數器”，“秒計數器”采用60進制計數器，每累計60秒發出一個“分脈沖”信號，該信號將作為“分計數器”的時鐘脈沖?！胺钟嫈灯鳌币膊捎?0進制計數器，每累計60分鐘，發出一個時脈沖信號，該信號將被送到時計數器。時計數器采用24進制計時器，可實現對一天24小時的計時。譯碼顯示電路將“時”、“分”、“秒”計數器的輸出狀態通過顯示驅動電路，七段顯示譯碼器譯碼，在經過六位LED七段顯示器顯示出來。整點報時電路時根據計時

3、系統的輸出狀態產生一個脈沖信號，然后去觸發一音頻發生器實現報時。校準電路時用來對“時”、“分”、“秒”顯示數字進行校對調整的。數字電子鐘邏輯框圖如下：2. 數字電子鐘單元電路設計、參數計算和元件芯片選擇（1）石英晶體振蕩器和分頻器石英晶體振蕩器的特點是振蕩頻率準確、電路結構簡單、頻率易調整。它還具有壓電效應，在晶體的某一方向加一電場，則在與此垂直的方向產生機械振動，有了機械振動，就會在相應的垂直面上產生電場，從而機械振動和電場互為因果，這種循環過程一直持續到晶體的機械強度限止時，才達到最后穩定。這個壓電諧振的頻率就是即為晶體振蕩器的固有頻率。一般來說，振蕩器的頻率越高，計時精度越高，但耗電量將

4、增大。如果精度要求不高也可以采用由集成電路定時器555與RC組成的多諧振蕩器。由于振蕩器產生的頻率很高，要得到秒脈沖，就需要分頻電路，即為分頻器。由于本課程設計，實驗室已給出秒脈沖信號，故不對振蕩器和分頻器進行設計。555集成定時器和RC組成的多諧振蕩器電路圖如下（設振蕩頻率f=1kHz，RP為可調電阻，微調RP可調出1kHz的輸出）：（2）計數器秒脈沖信號要經過6級計數器，分別要得到“秒”個位、十位，“分”個位、十位以及“時”個位、十位的計時，其中“秒”、“分”計數器是六十進制，“時”計數器是二十四進制。六十進制計數器秒脈沖信號首先送到“秒”計數器進行累加計數，“秒”計數器應該完成一分鐘之內

5、秒數目的累加，并達到60秒產生一個進位信號作為下一級的時鐘脈沖信號輸入。所以用兩片74LS90芯片組成一個六十進制計數器，由于74LS90芯片有異步清零端，所以采用異步清零法實現六十進制計數。其中，“秒”十位是六進制，“秒”個位是十進制。如圖所示：“分”計數器和“秒”計數器的構造是完全一樣的，只是“秒”計數器的時鐘脈沖信號輸入是秒脈沖信號，即。而“分”計數器的時鐘脈沖信號輸入是“秒”十位計數器的，即，這是因為74LS90芯片的時鐘脈沖輸入是下降沿有效的。如圖所示：二十四進制計數器在這里“時”計數器還是用兩片74LS90芯片組成一個二十四進制計數器，由于74LS90芯片有異步清零端，所以采用異步

6、清零法實現二十四進制計數。如圖所示： “時”計數器的時鐘脈沖輸入是“分”十位計數器的，即。如圖所示：（3）譯碼器和顯示器由于本課程設計，實驗室已給出8421BCD碼高電平有效的譯碼器和顯示器，所以這里不對其進行設計。（4）校時電路當數字電子鐘走時出現誤差時，需要校正時間。校時電路實現對“時”、“分”的校準。在電路中設有正常計時和校對位置。對校時電路的要求是，在小時校正中不影響分鐘和秒的正常計數，在分鐘校正中不影響小時和秒的計數。校時電路如圖所示：S1S2功能斷開0斷開0計時閉合1斷開0校正分鐘斷開0閉合1校正小時說明：S1或S2斷開的時候給相連與非門輸入的是邏輯1，閉合的時候給相連與非門輸入的

7、時邏輯0。需要注意的時，校時電路是由與非門組成的組合邏輯電路構成的，開關S1或S2為“斷開0”或“閉合1”時，可能會產生抖動，為防止這一情況的發生，我們可以接入一個由RS觸發器組成的防抖動電路來控制。放抖動電路如圖所示：說明：開關在M端是Q端輸出是0；開關在N端Q端輸出是1；開關從M端向N端閉合或從N端向M端閉合的過程中，Q端的輸出是保持功能。（5）報時電路報時電路要求在每個小時的59分51秒、53秒、55秒、57秒、59秒都輸出一個音頻信號，每個音頻信號持續時間都為1s。由于本課程設計中實驗室給的蜂鳴器是高電平有效的。所以蜂鳴器的輸入是分十位的，分個位的，秒十位的以及秒個位的一共七個輸入的與

8、邏輯，即。報時電路可以用74LS30（8端輸入與非門）再級聯一個反相器（可用與非門來實現），或者用六個與門（2片74LS08四2輸入與門）相互連接構成等等。（6）數字電子鐘整體電路圖說明：這里沒有給出報時電路。（7）數字電子鐘的組裝和調試由系統框圖，按照信號的流向分級安裝，逐級級聯。這里的每一級是指數字電子鐘的各個功能電路。級聯時如果出現時序配合不同步，或劍鋒脈沖干擾，引起的邏輯混亂，可以增加多級邏輯門來延時。如果顯示字符變化很快，模糊不清，可能是由于電源電流的跳變引起的，可在集成電路的電源端加退藕濾波電容，通常用幾十微法的大電容和0.01F的小電容相并聯構成。設計總結本學期開設了數字電路邏輯

9、設計這門課程。這次課程設計使我明白要設計一個成功的電路，必須要細心，耐心，認真。課程設計過程中很多步驟在設計時需要反復實踐，其過程很煩瑣，有時花很長時間設計出來的電路還是需要重做，那時心中會很急躁，就需要我們靜下心，仔細查找原因，然后做出相應的改動。同時我也深刻了解到了仿真與真正的實驗室搭建電路在實現功能上面的差別是十分大的，有很多在仿真時沒有發現和沒有想到的問題都出現了。有的問題雖然已經想到了，也提出了解決的方法，但是在真正搭建時還是有層出不窮的問題出現。就像本次搭建調時電路中發現及時接上了RS觸發器進行緩沖，在控制調時電路開關的過程中，顯示屏上的數字還是會發生跳變，最終在老師的幫助下使用D觸發器解決了這個問題，出現并解決這個問題使我在本次課程設計