1、CMOS二級(jí)運(yùn)算放大器設(shè)計(jì)（東南大學(xué)集成電路學(xué)院）1 運(yùn)算放大器概述運(yùn)算放大器是一個(gè)能將兩個(gè)輸入電壓之差放大并輸出的集成電路。運(yùn)算放大器是模擬電子技術(shù)中最常見的電路，在某種程度上，可以把它看成一個(gè)類似于BJT 或 FET 的電子器件。它是許多模擬系統(tǒng)和混合信號(hào)系統(tǒng)中的重要組成部分。它的主要參數(shù)包括：開環(huán)增益、單位增益帶寬、相位閾度、輸入阻抗、輸入偏流、失調(diào)電壓、漂移、噪聲、輸入共模與差模范圍、輸出驅(qū)動(dòng)能力、建立時(shí)間與壓擺率、CMRR、PSRR以及功耗等。2 設(shè)計(jì)目標(biāo)1. 電路結(jié)構(gòu)最基本的COMS二級(jí)密勒補(bǔ)償運(yùn)算跨導(dǎo)放大器的結(jié)構(gòu)如圖1.1所示。主要包括四部分：第一級(jí)輸入級(jí)放大電路、第二級(jí)放大電路

2、、偏置電路和相位補(bǔ)償電路。圖1.1 兩級(jí)運(yùn)放電路圖2.電路描述電路由兩級(jí)放大器組成，M1M4構(gòu)成有源負(fù)載的差分放大器，M5提供該放大器的工作電流。M6、M7管構(gòu)成共源放大電路，作為運(yùn)放的輸出級(jí)。M6 提供給 M7 的工作電流。M8M13組成的偏置電路，提供整個(gè)放大器的工作電流。 相位補(bǔ)償電路由M14和Cc構(gòu)成。M14工作在線性區(qū)，可等效為一個(gè)電阻，與電容Cc一起跨接在第二級(jí)輸入輸出之間，構(gòu)成RC密勒補(bǔ)償。3.設(shè)計(jì)指標(biāo)兩級(jí)運(yùn)放的相關(guān)設(shè)計(jì)指標(biāo)如表1。電源電壓05V共模輸入電壓固定在(VDD+VSS)/2開環(huán)直流增益80dB單位增益帶寬30MHz相位裕度60degree轉(zhuǎn)換速率30 V/s靜態(tài)功耗（

3、電流）1mA負(fù)載電容=3pf表1 兩級(jí)運(yùn)放設(shè)計(jì)指標(biāo)3 電路設(shè)計(jì)第一級(jí)的電壓增益： (3.1)第二級(jí)電壓增益： (3.2)所以直流開環(huán)電壓增益： (3.3)單位增益帶寬： (3.4)偏置電流： (3.5)根據(jù)系統(tǒng)失調(diào)電壓： (3.6)轉(zhuǎn)換速率： (3.7)相位補(bǔ)償： (3.8)以上公式推導(dǎo)過程簡略，具體過程可參考相關(guān)專業(yè)書籍。根據(jù)這些公式關(guān)系，經(jīng)過手算得到一個(gè)大致的器件參數(shù)如表2。M1120/1M93.2/1M2120/1M106/1M340/1M116/1M440/1M1224/1M516/1M136/1M6160/1M1420/1M732/1Cc1.5pfM83.2/1RB6 K表2 二級(jí)運(yùn)

4、放器件參數(shù)四HSPICE仿真根據(jù)已經(jīng)計(jì)算好的器件參數(shù)，寫成電路網(wǎng)表。.title test.lib E:h05mixddst02v231.lib ttvdd vdd 0 5vss vss 0 0.subckt opamp vn vp out vdd vssm1 2 vn 1 1 mp w=120u l=1um2 3 vp 1 1 mp w=120u l=1um3 2 2 vss vss mn w=40u l=1um4 3 2 vss vss mn w=40u l=1um5 1 6 vdd vdd mp w=16u l=1um6 out 3 vss vss mn w=160u l=1um7 ou

5、t 6 vdd vdd mp w=32u l=1u* bias circuitm8 6 6 vdd vdd mp w=3.2u l=1um9 7 6 vdd vdd mp w=3.2u l=1um10 6 7 8 vss mn w=6u l=1um11 7 7 9 vss mn w=6u l=1um12 8 9 10 vss mn w=24u l=1um13 9 9 vss vss mn w=6u l=1urb 10 vss 6k* millercc 4 out 1.5pcl out vss 3pm14 4 7 3 vss mn w=20u l=1u .endsx1 vn vp out vdd

6、 vss opamp *ADMx2 vp vp out1 vdd vss opamp *ACMx3 out2 vi out2 vdd vss opamp *SRx4 vn vn out3 vdc vss opamp *pPSRRx5 vn vn out4 vdd vsc opamp *nPSRRvp vp 0 dc 2.5 ac 1vn vn 0 dc 2.5vi vi 0 pulse(2 3 20ns 0.1ns 0.1ns 200ns 400ns)vdc vdc 0 dc5 ac1vvsc vsc 0 ac1v .ac dec 10 1k 100meg.trans 1n 400n.ptin

7、t ac v(vout) v(3).print trans v(out2).print ac vdb(out) vp(out).print ac vdb(out1).print ac vdb(out3).print ac vdb(out4).measure ac GBW when vdb(out)=0.measure ac VPW when vp(out)=-120.op.end1. 直流增益、帶寬和相位裕度把a(bǔ)c信號(hào)全部放在一個(gè)輸入端（或正端或負(fù)端），使用Hspice分析輸出增益和相位裕度。差模放大測(cè)試電路如圖4.2。圖4.2 差模增益測(cè)試電路圖對(duì)應(yīng)的網(wǎng)表是：x1 vn vp out vdd

8、 vss opamp *ADM.print ac vdb(out) vp(out)將vac=1V，這樣得到的輸出電壓值就是增益值，方便觀察。仿真得到的差模增益和相位裕度如圖所示。分別掃描了100Mhz和1Ghz情況下的波形如圖4.3和4.4。圖4.3 100Mhz帶寬掃描差模增益和相位波形圖4.4 1Ghz帶寬掃描差模增益和相位波形為了得到準(zhǔn)確的直流增益值，單位增益帶寬和相位裕度值，通過以下兩條語句：.measure ac GBW when vdb(out)=0.measure ac VPW when vp(out)=-120觀察.lis文件，發(fā)現(xiàn)直流增益為80.4288dB，單位增益帶寬為5

9、2.036Mhz，相位裕度為65degree。共模放大測(cè)試電路如圖4.5。圖4.5 共模增益測(cè)試電路圖對(duì)應(yīng)的網(wǎng)表是：x2 vp vp out1 vdd vss opamp *ACM.print ac vdb(out1)共模增益波形如圖4.6。圖4.6 共模增益頻譜圖共模增益在0dB以下說明具有較好的共模抑制。共模抑制比如圖4.7：圖4.7 共模抑制比頻譜圖共模抑制比達(dá)到83dB。2. 電源抑制比圖4.8為電源和地到輸出增益的測(cè)試電路圖，用差模增益除以電源增益即得電源抑制比。圖4.9為仿真得到的正、負(fù)電源抑制比，從圖中可知，低頻時(shí)正電源抑制比為98dB，負(fù)電源抑制比為89dB。圖4.8 電源增益

10、測(cè)試電路圖圖4.9 仿真的電源抑制比3. 壓擺率將運(yùn)放接成單位增益負(fù)反饋形式，如圖4.10所示。對(duì)輸入施加正負(fù)階躍信號(hào)，得到階躍特性如圖4.11所示，給輸出負(fù)載充電時(shí)的壓擺率為30.44V/s，放電時(shí)的壓擺率大約為44.78 V/s。對(duì)應(yīng)的網(wǎng)表：x3 out2 vi out2 vdd vss opamp *SRvi vi 0 pulse(2 3 20ns 0.1ns 0.1ns 200ns 400ns).trans 1n 400n.print trans v(out2)圖4.10 壓擺率測(cè)試電路圖圖4.11 仿真的瞬態(tài)建立特性設(shè)計(jì)指標(biāo)實(shí)際值開環(huán)直流增益80dB80.4288dB單位增益帶寬30MHz52.036Mhz相位裕度60degree65degree轉(zhuǎn)換速率30 V/s30.44 V/s靜態(tài)功耗（電流）1mA300uA負(fù)載電容=3pf3pf通過比較設(shè)計(jì)指標(biāo)與實(shí)際值，滿足系統(tǒng)要求的設(shè)計(jì)要求。5 總結(jié)進(jìn)行模擬IC設(shè)計(jì)的第一步是根據(jù)要求確定需要的電路結(jié)構(gòu)，第二步是掌握這種結(jié)構(gòu)的原理和參數(shù)之間的聯(lián)系，第三步根據(jù)指標(biāo)手算電路參數(shù)，這個(gè)參數(shù)