1、模擬集成電路課程設計精品資料模擬集成電路課程設計CMOS兩級運放設計一、 摘要本課程設計要求完成一個兩級運放的設計，采用設計工藝為CMOS的0.35um工藝技術，該工藝下器件可以等效為長溝道器件，在分析計算時可采用 一級模型進行計算。本次設計主要了對于共模輸入電壓等指標提出了要求，詳 見下表。在正文中將就如何滿足這些指標進行分析與討論，并將計算結果利用 cade nee進行仿真，得出在0.35um工藝電路的工作情況輕模楡入電莊固宅在（血。+ V5s/2開環點流増益>60 dB單住増盛帶寬2 30 MHz相位裕度> 60 degree轉換連率 1a 30 V/ps負載電容=3 pF申

2、*態功耗（電茫）< 1 mA電路分析課程設計的電路圖如下:VOUT論s輸入級（第一級）放大電路由 M1-M5組成，其中M1與M2為NMOS差分 輸入對管，M3與M4為PMOS有源負載，M5為第一級提供恒定的偏置電流。輸出級（第二級）放大電路由 M6、M7以及跨接在M6柵漏兩端（即第二 級電路輸入與輸出兩端）的電容 Cc組成，其中PMOS管M6為共源極接法，用 于實現信號的放大，而 M7與M5功能相同，為第二級提供恒定的偏置電流， 同時M7還作為第二級的輸出負載。Cc將用于實現第二級電路的密勒補償，改 變Cc的值可以用于實現電路中主極點與非主極點分離等功能。偏置電路由恒流源IB和以二極管形

3、式連接的M8組成，其中M8與M5， M7形成電流鏡，M5和M7為相應電路提供電流的大小由其與 M8的寬長比的 比值來決定。設計指標本模塊將根據設計要求的指標逐一進行分析：開環直流增益：考慮直流增益時忽略所有電容的影響，畫小信號圖如下:人=-gmlt0X48rn6ro7式中g4 = Sllg知=311咖，考慮到差分輸入對管的一致性，故 （W/L）j （W/L），從而8ml - 8m2，故上述表達式中用弘"代為表示。同時，考慮到下式：21環=% -畑以及表達式：1 VeLg =亓二 y從而可以將直流增益表達式表述為:4AnAnApApAv =、7僅供學習與交流，如有侵權請聯系網站刪除 謝

4、謝7同時可以將 用；替換，可以得出增益的大小在設計時只與 M0S管的過驅動電壓和溝道長度有關，當過驅動電壓確定時（一般選取0.2V），則需要通 過增加溝道長度L來提高增益。由于對于0.35um的工藝庫并不熟悉，可以通過對單管進行de仿真，得到 所需的厄利電壓等參數，但在實際應用中并不需要，主要做法是根據計算得到 的電路偏置電流，通過確定的過驅動電壓進行單管仿真得到合適寬長比的工作 在飽和區的M0S管。單位增益帶寬（GBW）:分析GBW時需要考慮電路在高頻條件下的工作情況，小信號圖如下:inGm1*V（C|.為5站、Sip以及Cl之和，4】同理）上圖中忽略了 M3點產生的極點，原因有兩個：1.

5、M3點產生的極點大小為gllLj£1113丄忒孤訂+匚仏】），約等于2n（4C），在GBW之外；2.由于小信號電流經過 M1再經過M3， M4電流鏡與直接經過M2到達輸出的電流兩者之間為相加形式， 即產生了一個前饋通路，從而將引入一個零點，又由于兩條通路的放大倍數一 致，從而引入的零點為極點的兩倍。弓I入的零點將對極點進行補償，進一步削 弱了極點對增益以及相位裕度的影響，從而對于 M3點的極點可以忽略。對于上圖中的情況進行分析可得到有極點：Pi=-同時還存在一個零點為:由于4>gm6,所以主極點為P1，從而得到gmlGBW = Avp!=同時考慮到相位裕度的要求，由于負極點以及

6、正零點均會是相位惡化，對 于雙極點系統，通常要求：Pz > 2GBW（對于本課程設計考慮到有正零點介入，將在電路設計中具體分析。）所以對于零點越遠，其與 GBW的關系基本由肪訂和必麗的比值決定，陽血越 大越好；對于非主極點，從表達式中可以看出Cc越大，GBW越小（ 越小）， 越大，可視為實現了兩個極點的分離。可以近似認為需要滿足以下要 求：當"Cm時，V q Cl所以對于給定設計要求 GBW，可以確定Cc然后通過調節©“1和&皿的比值 來實現GBW和相位裕度。相位裕度（PM）:指標設計要求如上所述。可以采用下式進行設計時的估GBWGBWPM = 90* - a

7、rcUn- arctan£p2z其中A為M3處的零極點對引入的相位裕度的變化，可以近似為 S° （該數據參看San sen書，模擬集成電路設計精粹）。轉換速率（SR）:對于本課程設計中的轉換速率可以分兩部分來討論，一 部分是對于Cc進行充放電的內部轉換速率，另一部分則是對于1進行充放電的 外部轉換速率。如左圖所示對于一個大的負輸 入階躍信號，則M2截止，電流品 全部從M1、M3流過，M4由于電 流鏡作用也會產生相同大小的電流，這部分電流將從Cc流過，在Cc上產生一個電壓梯度，斜率為 害=譽，若 M7在變化過程中能夠提供足夠的電流給 M6，貝，保持不變，從而輸出節點 成如上述

8、梯度下降。對于大的正輸入階躍信號，同理。所以對于內部Cc充放電的內部SR的表達式可以表示為:同理對于3的充放電得到的外部轉換速率進行分析，主要考慮對于 S的放電過程，因為放電過程中 M6有大的過驅動電壓可以實現快速充電。放電時， 對應的為一個大的負輸入階躍信號的情況，由于 b鹽受偏置電流及相互間的寬長精品資料比控制，可視為恒定值，同時k胡也需要占用一部分，所以能夠提供給的電流大小為I苗-】D貼，所以對于外部節點的轉換速率大小為：【訊7 - bs5EReid = q '而整個電路的SR大小為：I d：、；：上靜態電流：本次課程設計中的靜態電流總和可以表示為：hot = 1曲+ b$5 +

9、 Jl）S7根據仿真結果對電流進行累加可以得到瞅，從而卩=気«四、 電路設計根據以上對于設計指標的理論分析，結合本次課程的實際設計要求，對電 路進行如下設計：預先設計所有MOS管過驅動電壓為0.2V，以確保MOS管都能工作在飽和 區。設計氐= ki.= lpF，這樣實現了極點分離要求大而GBW的設計要求5 小的折中選擇。1.根據 GBW的表達式：GBW>30MHz乩11】US1GBW =g叭脣V山h從上式可以計算的'，即卩- r'2.根據相位裕度的要求：PM>60為實現相位裕度的要求，用下式進行估算：GBWGBWPM = 90° - arc ta

10、n- arctanA > 60°p2z由于5 = Al,所以p2辱，要求p2工3GBW （當p2=3GBW時，PM=60.2 ），即非主極點在3GBW之外，零點在9倍GBW之外能夠實現。則 可以得到下式:Ktnt< Cc - CL即Sm6 gml對于相同的（孤-九），貝U可以得到:【I皿王9IOS13.根據SR的表達式：SR>30V/usER niin （ERintySIR刼根據前兩個分析得到的結果：1|爲5CD-2【dsi一 q J CcDS7 IbS5 71苗1SKeKt 二Q=> SRint所以得到：21dsiSRinl = - > 30V/USW

11、進一步計算得到：I屈=2【用 > 皿口 ；SR與將該結果與GBW分析中得到的結果進行比較可以得到，同時滿足GBW要求：4.直流增益的實現：Av>60dB4AnAnApXp1陽5 A 37t6uAAv =y耳廠） i （V即-%仇（幾十入J ?1同時利用":，可以得到：V尉-Vh)i(V -力仇(沖応 + VErL4)(VEKL7 + VepL J從上式可以得到'至于溝道長度L和過驅動電壓有關，在過驅動電壓設置為0.2V的情況下，為實現大的直流增益，需要增大溝道長度L，故統一選取MOS管溝道長度L=3Lmin=1um，采用此溝道長度來進行設計。5.寬長比數據設定：由

12、于對于工藝庫沒有了解，不清楚uCox等參數的數據，所以采用仿真的的方法設計出在確定偏置電流和過驅動電壓下合適的MOS管寬長比。出于留足 余量的考慮，同時由于功耗要求相對寬裕，設計時取盟=1耐=酣0皿。設計寬長比參數如下:(W/L)1 = (W 兒h = 5(w/l)3 =(w/l)4=io(W/L)5 = (W/L)8 = 5(W/L)6 = 200(W/L)7 = 50五、Cade nee仿真Av圖，零極點圖，電路圖，六、結論與討論本次課程設計結合我本人所上的 ASIC實驗的課程設計利用Cade nee設計完成，對于自己完成的設計總體來說數據均已達標。但我認為依然可以從如下角度進行改進：1. 分別就低功耗和高速兩個角度進行設計，由于此次設計過程中對于各項參數都留了 很寬裕的空間（特別是相位裕度，在初期設計時感覺比較難滿足），所以造成了 M6，M7兩管的過大，雖然如此提供了相對好的相位裕度，功耗上的損失卻很大。故從低功耗的角度可以減小M6，M7的尺寸，使其恰好工作在設計指標的范圍內。而對于高速角度，可以增大M1，M2等第一級 MOS管的尺寸同時第二級M6，M7適當減小，這樣第一級的電流增加可以有效的提高SR2. 對于MOS管溝道長度的設計，在本次設